[发明专利]阵列基板及其制备方法以及液晶显示器

说明书

本发明涉及阵列基板及其制备方法以及液晶显示器。这种阵列基板包括基底，在基底上设置有半导体层，处于半导体层上方的栅极，处于半导体层上方且分别处于栅极两侧的源极和漏极，处于栅极与源极、栅极与漏极之间的间隙内的层间绝缘层，层间绝缘层包含降低其介电常数的掺杂元素。这些掺杂元素可降低层间绝缘层的介电常数，由此可降低形成在栅极与源极以及栅极与漏极之间的电容。

技术领域

本发明涉及液晶显示领域，特别是一种阵列基板。本发明还涉及这种阵列基板的制备方法和包括这种阵列基板的液晶显示器。

背景技术

在液晶显示领域中，低温多晶硅(LTPS)技术是液晶显示器的发展趋势。在使用低温多晶硅技术制备的薄膜晶体管中，电子迁移速率更快，这使得薄膜电路面积更小。因此，液晶显示器具有更高的分辨率，性能也更稳定。

在使用低温多晶硅技术制备的薄膜晶体管中，在栅极、源极以及漏极之间设置有层间绝缘层(ILD)，以将栅极、源极以及漏极隔开。但是，在栅极与源极以及栅极与漏极之间会形成电容。这种电容会极大地影响液晶显示器的显示品质。

发明内容

针对上述问题，本发明提出了一种阵列基板。在这种阵列基板中，填充在栅极与源极以及栅极与漏极之间层间绝缘层含有其他类型的掺杂元素。这些掺杂元素可降低层间绝缘层的介电常数，由此可降低形成在栅极与源极以及栅极与漏极之间的电容。此外，本发明还提出了包括这种阵列基板的液晶显示器，以及制备这种阵列基板的方法。

根据发明的第一方面的阵列基板，包括：基底，在基底上设置有半导体层，处于半导体层上方的栅极，处于半导体层上方且分别处于栅极两侧的源极和漏极，处于栅极与源极、栅极与漏极之间的间隙内的层间绝缘层，层间绝缘层包含降低其介电常数的掺杂元素。

根据本发明的阵列基板，通过使层间绝缘层包含掺杂元素，可以显著降低层间绝缘层的介电常数，由此可以大大降低栅极与源极以及栅极与漏极之间的耦合电容。由此，液晶显示器的信号延迟的缺陷就会得到缓解，液晶显示器的显示品质也因此会大幅提高。

在一个实施例中，层间绝缘层包括由氧硅化物形成的第一层间绝缘层，掺杂元素为掺杂在第一层间绝缘层内的碳、氢和氟中的一种或几种。在一个优选的实施例中，层间绝缘层还包括处于第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层，掺杂元素为掺杂在第二层间绝缘层内的碳、氢和氟中的一种或几种。申请人发现，在向第一层间绝缘层和第二层间绝缘层内掺杂碳、氢和/或氟之后，第一层间绝缘层和第二层间绝缘层的介电常数都会降低。这样，不但可以缓解信号延迟的缺陷，而且还可以减小第一层间绝缘层的厚度。由于氧硅化物的导热系数较低，因此减小第一层间绝缘层的厚度非常有助于提高散热性能。此外，第一层间绝缘层的厚度减小还使得第二层间绝缘层内的氢能更迅速地扩散到半导体层内。扩散到半导体层内的氢能够弥补半导体层内的大量的晶体缺陷，由此大大提高了载流子在半导体层的迁移性能，这对提高液晶显示器的显示品质也非常有帮助。在这种情况下，向第二层间绝缘层内掺杂氢也是有益的，这使得能够有更多的氢扩散到半导体层内。由氮硅化合物形成的第二层间绝缘层具有非常高的耐高电压特性，而且具有自氢化修补能力，这对于层间绝缘层而言非常重要。

在一个具体的实施例中，掺杂元素在层间绝缘层内的物质的量含量在10％到30％之间。申请人发现，如掺杂元素的含量低于10％，则难以降低层间绝缘层的介电常数，掺杂的作用也就难以显示出来；而掺杂元素的含量高于30％时，就会破坏层间绝缘层基体的物质结构，难以起到绝缘的作用。

根据本发明的第二方面，提出了一种制备如上文所述的阵列基板的方法，包括以下步骤，步骤一：在基底上制备半导体层，在半导体层上形成栅极、源极和漏极，步骤二：在半导体层上形成层间绝缘层，层间绝缘层填充了栅极与源极、栅极与漏极之间的间隙，形成层间绝缘层的原料包含有掺杂元素。