[发明专利]半导体装置有效
| 申请号: | 201510464930.7 | 申请日: | 2012-06-12 |
| 公开(公告)号: | CN105070713B | 公开(公告)日: | 2018-03-30 |
| 发明(设计)人: | 洪建州;李东兴;黄裕华;杨明宗 | 申请(专利权)人: | 联发科技股份有限公司 |
| 主分类号: | H01L23/64 | 分类号: | H01L23/64 |
| 代理公司: | 北京万慧达知识产权代理有限公司11111 | 代理人: | 戈晓美,白华胜 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 | ||
【相关申请】
本申请为中国专利申请201210192917.7的分案申请,原申请的申请日为2012年6月12日,发明名称为:半导体装置。
【技术领域】
本发明有关于半导体装置,特别是有关于一种具有电容的密封环结构的半导体装置。
【背景技术】
在集成电路(integrated circuit,IC)的制造中,密封环(也称做防护环,seal ring)的制做对于半导体工艺而言是重要的一环。半导体装置(例如,IC)被制成芯片的形式,其由具有IC图案形成于上的半导体晶圆切割而成。多个芯片通过切割半导体晶圆而形成。在切割工艺中,半导体芯片彼此分离,而机械应力(例如,振动)通常会施加于半导体基底/晶圆上。因此,当进行切割工艺时,会在芯片上造成龟裂。
再者,半导体基底上形成有多个半导体组件。此时,在制做半导体组件期间所沉积的叠置绝缘层(例如,金属层间介电(intermetal dielectric,IMD)层及/或层间介电(interlayer dielectric,ILD)层)自切割线的切割部露出。叠置绝缘层(stacked insulating films)及其间的界面构成了水气穿透的路径,而会让半导体装置发生故障。
为了防止半导体芯片受到切割工艺的损害及避免水气引发劣化的情形,会在每一芯片的IC图案与切割线之间形成密封环结构。现有密封环结构是在形成接线层及接触部的工艺中进行制做,且其为多层结构并由金属与绝缘层交替而成。每一绝缘层内形成有过孔(via)以给相邻的金属层之间提供电性路径。然而,密封环结构中底层金属层与半导体基底电性接触,因而在半导体芯片周围构成了基底短路路径。而密封环结构在半导体芯片周围提供一个电阻值非常低的金属路径,使噪声能够从半导体芯片的集成电路区传导至密封环结构,引发基底噪声耦合的问题。
因此,有必要寻求一种新的密封环结构,其能够减轻或排除上述的问题。
【发明内容】
为了解决现有的密封环结构的上述技术问题,本发明提供一种新的半导体装置,其具有改良的密封环结构,以改善上述基底噪声耦合的问题。
在本发明的实施方式中,一种半导体装置,包括:半导体基底,具有第一导电型,且具有被密封环区所围绕的芯片区;绝缘层位于半导体基底上。第一密封环结构埋设于绝缘层内且对应于密封环区;以及多个掺杂区,位于第一密封环结构的下方。
本发明所提出的半导体装置,通过在密封环结构下方的掺杂区,可减轻或排除基底噪声耦合的问题。
【附图说明】
图1显示根据本发明实施方式的具有密封环结构的半导体装置平面示意图。
图2显示出沿图1中A-A’线的剖面示意图。
图3至7显示根据本发明不同实施方式的具有密封环结构的半导体装置剖面示意图。
【具体实施方式】
在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”一词在此是包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表第一装置可直接电气连接于第二装置,或通过其它装置或连接手段间接地电气连接到第二装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510464930.7/2.html,转载请声明来源钻瓜专利网。





