[发明专利]3DIC互连器件及其形成方法

说明书

本发明提供了一种互连器件和形成互连器件的方法。两个集成电路接合在一起。形成穿过衬底中的一个的第一开口。沿着第一开口的侧壁形成一个或多个介电膜。在使用一些焊盘作为硬掩模的同时，形成从第一开口延伸至集成电路中的焊盘的第二开口。用导电材料填充第一开口和第二开口以形成导电插塞。本发明涉及3DIC互连器件及其形成方法。

相关申请的交叉引用

本申请要求于2014年5月29日提交的标题为“Through Oxide Vias and Methodsof Forming Same”的美国临时申请第62/004,794号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及3DIC互连器件及其形成方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体产业已经经历了快速发展。在大多数情况下，这种集成密度的改进源自最小部件尺寸的不断降低(例如，将半导体工艺节点向着亚20nm节点缩小)，这允许更多的组件被集成在给定的区域内。随着近来对微型化、更高速度和更大带宽以及更低功耗和延迟的需求的增长，对半导体管芯的更小和更具创造性的封装技术的需求也已增长。

随着半导体技术进一步的发展，堆叠的半导体器件(例如，3D集成电路(3DIC))已经作为有效替代出现以进一步降低半导体器件的物理尺寸。在堆叠的半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。两个或多个半导体晶圆可以堆叠在彼此的顶部上以进一步减小半导体器件的形状因数。

两个半导体晶圆可以通过合适的接合技术接合在一起。常用的接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃熔融接合、粘合接合、热压接合、反应接合等。可以在堆叠的半导体晶圆之间提供电连接。堆叠的半导体器件可以提供更高的密度和更小的形状因数并且允许增加的性能和较低的功耗。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：第一衬底，具有第一侧和与所述第一侧相对的第二侧；第一垂直堆叠的互连件，形成在所述第一衬底的所述第一侧上的相应的第一介电层内；第二衬底，具有第三侧和与所述第三侧相对的第四侧，所述第一衬底的所述第一侧面对所述第二衬底的所述第三侧；第二互连件，形成在所述第二衬底的所述第三侧上的相应的第二介电层内；以及导电插塞，从所述第一衬底的所述第二侧延伸至所述第二互连件的第一导电部件，所述导电插塞延伸穿过所述第一垂直堆叠的互连件的至少两个导电部件。

在上述半导体器件中，所述第一垂直堆叠的互连件形成围绕所述导电插塞的密封环。

在上述半导体器件中，所述第一介电层的部分插入在所述导电插塞和所述密封环之间。

在上述半导体器件中，所述第一垂直堆叠的互连件包括导线。

在上述半导体器件中，所述第一垂直堆叠的互连件还包括导电通孔。

在上述半导体器件中，所述第一垂直堆叠的互连件具有环形形状。

在上述半导体器件中，所述导电插塞包括从所述第二互连件的第一导电部件延伸至所述第一垂直堆叠的互连件的第一部分，以及延伸穿过所述第一垂直堆叠的互连件的至少两个导电部件的第二部分，所述第二部分的宽度大于所述第一部分的宽度。

在上述半导体器件中，所述导电插塞还包括延伸穿过所述第一衬底的第三部分，所述第三部分的宽度大于所述第二部分的宽度。