[发明专利]半导体装置及其制造方法

说明书

本发明提供一种半导体装置及其制造方法。半导体装置包括：第一导电型的外延层；被施以第一电位的第二导电型的第一阱；被施以与第一电位不同的第二电位的第二导电型的第二阱；被设置在第一阱与第二阱之间的外延层中的第一导电型的第三阱；被设置在第一阱之下的外延层中的第一导电型的第一杂质区域；被设置在第一阱中的第一MOS晶体管；被设置在第二阱中的第二MOS晶体管；被设置在第三阱中的第三MOS晶体管，第一杂质区域的杂质浓度高于外延层的杂质浓度。

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

近年来，为了根据设备的工作状态来切换消耗电流等，而在同一半导体基板中混装了多个晶体管的半导体装置受到关注。

例如在专利文献1中记载有如下的半导体装置，即，在半导体基板上混装有第一MOS(Metal Oxide Semiconductor，金属氧化物半导体)晶体管、第二MOS晶体管以及LDMOS(Lateral Diffused MOS，横向扩散金属氧化物半导体)晶体管等。在专利文献1所记载的半导体装置中，在P型的半导体基板上设置P型的阱以及N型的阱，在P型的阱中设置第一MOS晶体管，在N型的阱中设置第二MOS晶体管。另一方面，在P型的半导体基板上设置有P型的阱以及N型的阱的半导体装置中，存在如下的情况，即，例如为了与设备的工作状态对应，而在半导体基板上进一步设置N型的阱，并在该N型的阱中设置第三MOS晶体管。

然而，如上所述，当在P型的半导体基板上设置有2个N型的阱的情况下，当在一个N型的阱上施加的电位与在另一个N型的阱上施加的电位不同时，存在在2个N型的阱间产生漏电流的情况。

专利文献1：日本特开2010-16153号公报

发明内容

本发明的几个方式所涉及的目的之一在于，提供一种能够抑制在阱间产生漏电流的情况的半导体装置。另外，本发明的几个方式所涉及的目的之一在于，提供一种能够抑制在阱间产生漏电流的情况的半导体装置的制造方法。

本发明是为了解决上述的课题的至少一部分而完成的，可作为以下的方式或者应用例来实现。

应用例1

本发明所涉及的半导体装置的一个方式包括：半导体基板；第一导电型的外延层，其外延生长在所述半导体基板上；第二导电型的第一阱，其被设置于所述外延层中，并被施以第一电位；所述第二导电型的第二阱，其被设置于所述外延层中，并被施以与所述第一电位不同的第二电位；所述第一导电型的第三阱，其被设置在所述第一阱与所述第二阱之间的所述外延层中；所述第一导电型的第一杂质区域，其被设置在所述第一阱之下的所述外延层中；第一MOS晶体管，其被设置于所述第一阱中；第二MOS晶体管，其被设置于所述第二阱中；第三MOS晶体管，其被设置于所述第三阱中，所述第一杂质区域的杂质浓度高于所述外延层的杂质浓度。

在这样的半导体装置中，能够利用第一杂质区域来抑制在第一阱与第二阱之间产生漏电流的情况。而且，在这样的半导体装置中，能够利用第三阱来抑制在第一阱与第二阱之间产生漏电流的情况。

应用例2

在应用例1中，也可以采用如下的方式，即，所述第一杂质区域被设置在所述第二阱之下以及所述第三阱之下。

在这样的半导体装置中，能够更切实地抑制在第一阱与第二阱之间产生漏电流的情况。

应用例3

在应用例1或2中，也可以采用如下的方式，即，包括被设置于所述外延层中的所述第二导电型的第二杂质区域，所述第二杂质区域具有：第一部分，其被设置于所述第一杂质区域之下；第二部分，其与所述第一部分连接，并以在俯视观察时包围所述第一阱、所述第二阱以及所述第三阱的方式而被设置。

在这样的半导体装置中，能够利用第一杂质区域来抑制在第一部分与第一阱之间产生漏电流的情况。