[发明专利]半导体基板

说明书

公开一种半导体封装件及其制造方法。半导体封装件包括装置载体和加强结构。装置载体包括至少一个绝缘层和至少一个导电层，导电层定义至少一个迹线布局单元。加强结构设置在装置载体上，围绕至少一个迹线布局单元的外围。加强结构与至少一个迹线布局单元的外围间隔开设置，与装置载体形成空洞。加强结构的形状和设置增强了半导体封装件的强度，防止对半导体封装件的弯曲。

本申请是先进封装技术私人有限公司申请的发明专利申请(申请日为2009年11月20日、名称为“半导体封装件及其制造方法”、申请号为200980144822.4)的分案申请。

本申请要求2008年11月21提交的序列号为61/116703的美国专利申请的权益，其主题以参考形式在此并入。

技术领域

本发明大体涉及一种封装件，更具体地涉及一种半导体封装件及其制造方法。

背景技术

过去，半导体工业已经历了利用较少的IC衬垫与互连结构制造集成电路(integrated circuit,IC)。这可实现IC内的引线与互连结构之间的间隔。然而，近来，IC封装件越趋紧凑并且需要将增加的功能整合到半导体芯片中。此外，芯片必须是小尺寸，以使IC封装件紧凑。因此，尽管由于在芯片上增加逻辑功能而增加互连的数量，但是希望互连结构被间隔开。芯片上增加的逻辑功能意味着芯片的电路密度的增加。当电路密度在小尺寸芯片上增加时，提供薄的、可靠的且耐用的封装以形成小型封装件变得重要。而且，需要仔细考虑这些小型封装件的机械、电学以及散热属性，而不影响IC的整体性能。

此外，对半导体装置的IC封装，一般考虑IC封装结构的完整性(integrity)。IC封装结构典型地包括半导体装置设置在其上的基板。通常，当基板受到应力时，由于基板中的裂缝，基板可能受损。在将半导体装置耦合到基板或操作IC封装件期间，基板可能会受到应力。

此外，将半导体装置耦合到基板之后，由于基板上附加的应力，IC封装件的结构也可被弱化，并因此使得IC封装结构更易于受损。基板的损坏不利地影响IC封装结构的完整性，导致对半导体装置的不充分支撑。因此，希望提出一种解决方案，以应对传统操作的上述问题中的至少一个。

发明内容

因此，本发明的目的是提供一种半导体封装件，其包括装置载体和加强结构。装置载体包括至少一个绝缘层和至少一个导电层，导电层定义至少一个迹线布局单元。加强结构设置在装置载体上，围绕至少一个迹线布局单元的外围。加强结构也与至少一个迹线布局单元的外围间隔开设置，与装置载体形成空洞。

本发明的另一目的是提供一种半导体封装件的制造方法。制造方法包括步骤：提供基底层；在基底层上形成图案化迹线布局；在基底层上形成绝缘层并覆盖图案化迹线布局，以形成半导体基板；在绝缘层上形成多个加强结构，以与绝缘层形成多个空洞；以及，使半导体基板沿着加强结构之间的多个间隔区域断开以形成多个装置载体。

本发明的其它目的、特性和优点将从下面的优选的但非限制性的实施例的详细描述变得明晰。下面的描述是参考附图做出的

附图说明

图1a示出根据本发明优选实施例的半导体封装件；

图1b示出图1a的半导体封装件沿着线A-A’的截面视图；

图2a示出具有锁定特性的加强结构；

图2b示出图2a的锁定元件的不同形状；

图3a示出连接到至少一个封装迹线的加强结构；

图3b示出图3a的半导体封装件沿着线B-B’的截面视图；

图4a示出半导体组装件和半导体封装件；

图4b示出图4a的半导体组装件与半导体封装件的每个还具有密封盖帽；