[发明专利]薄膜倒装芯片封装结构及其可挠性线路载板

说明书

技术领域

本发明是有关于一种封装结构及其线路载板，且特别是有关于一种薄膜倒装芯片封装结构及其可挠性线路载板。

背景技术

随着半导体技术的改良，使得液晶显示器具有低的消耗电功率、薄型量轻、解析度高、色彩饱和度高、寿命长等优点，因而广泛地应用在移动电话、笔记型电脑或桌上型电脑的液晶屏幕及液晶电视等与生活息息相关的电子产品。其中，显示器的驱动芯片(driver IC)更是液晶显示器不可或缺的重要元件。

因应液晶显示装置驱动芯片各种应用的需求，一般是采用卷带自动接合(tape automatic bonding,TAB)封装技术进行芯片封装，其中又分成薄膜倒装芯片(Chip-On-Film,COF)封装及卷带承载封装(Tape Carrier Package,TCP)。通常而言，以卷带自动接合方式进行芯片封装的工艺，是首先使芯片上的凸块与可挠性基板上的内引脚产生共晶接合而电性连接。接着，于芯片与可挠性基板之间形成封装胶体，借以保护凸块与内引脚之间的电性接点。

通常而言，薄膜倒装芯片封装的封装胶体是以点胶(potting)的方式形成于封装基材上，以填充于芯片与封装基材之间以及芯片的四周。在以点胶针头绕行芯片的周边以将封装胶体注入时，封装胶体130会借由毛细现象而自芯片的周边往内部延伸而填满芯片与封装基材之间所构成的空间，其中为使封装胶能顺利流动，未固化的封装胶体具有相当程度的流动性。然而，基于封装胶体的流动性，使其亦会朝向远离芯片的方向流动，进而造成封装胶体的涂布范围(potting area)的管控不易，较难符合一些特殊设计规范。

另一方面，由于薄膜倒装芯片封装结构之后会做弯折以进行后续的应用，因应部分产品设计的要求，例如指纹辨识传感器等，其弯折的位置非常靠近芯片，而固化后的封装胶体会阻碍可挠性基板的弯折，故封装胶体的涂布范围有逐渐缩减的趋势。然而，基于封装胶体的流动性，使封装胶体涂布范围(potting area)的管控不易，以至于涂布范围无法有效缩减，而难以符合产品设计的要求。

发明内容

本发明提供一种薄膜倒装芯片封装结构及其可挠性线路载板，其可符合缩减封装胶体的涂布范围的设计趋势，并可使涂布范围落在容许公差值内。

本发明提出一种薄膜倒装芯片封装结构，其包括可挠性线路载板、芯片以及封装胶体。可挠性线路载板包括可挠性基材、图案化线路层以及挡止材料。可挠性基材具有表面以及位于前述表面的芯片接合区与沟渠，且沟渠环绕于芯片接合区之外。图案化线路层配置于前述表面上。挡止材料填充于沟渠中。芯片配置于可挠性基材上且位于芯片接合区内，并与图案化线路层电性连接。封装胶体形成于芯片与可挠性基材之间以及芯片的四周，其中封装胶体与挡止材料接触，且封装胶体的侧缘位于挡止材料上。

本发明提出一种可挠性线路载板，其包括可挠性基材、图案化线路层以及挡止材料。可挠性基材具有表面以及位于前述表面的芯片接合区与沟渠，且沟渠环绕于芯片接合区之外。图案化线路层配置于前述表面上。挡止材料填充于沟渠中。

在本发明的一实施例中，上述的沟渠具有内缘与外缘。封装胶体的侧缘位于内缘与外缘之间。

在本发明的一实施例中，上述的沟渠的外缘与相邻的芯片的侧缘之间的最短距离介于100微米与800微米之间。

在本发明的一实施例中，上述的沟渠的宽度介于10微米与50微米之间。

在本发明的一实施例中，上述的挡止材料暴露于沟渠的上表面与可挠性基材的表面为共平面。

在本发明的一实施例中，上述的可挠性线路载板更包括防焊层。防焊层配置于可挠性基材上，局部覆盖图案化线路层并定义出开窗区，其中芯片接合区与沟渠位于开窗区内。

在本发明的一实施例中，上述的挡止材料的材质与防焊层的材质相同。

在本发明的一实施例中，上述的图案化线路层包括多个引脚。各个引脚包括内引脚与连接前述内引脚之外引脚。内引脚通过挡止材料以延伸至芯片接合区内，而与芯片电性连接。

在本发明的一实施例中，上述的挡止材料包括防焊油墨、干膜防焊油墨(Dry Film Solder Mask，DFSM)或液态感光型防焊油墨。

在本发明的一实施例中，上述的沟渠的外缘与相邻的芯片接合区的侧缘之间的最短距离介于100微米与800微米之间。