[发明专利]具有掩埋绝缘层的FinFET及其形成方法

权利要求书

1.一种半导体器件，包括：

衬底，包括第一半导体材料并具有设置在所述衬底上的鳍结构，其中，所述鳍结构包括：

邻近所述衬底的较低区域；

设置在所述较低区域上的第二半导体材料，其中，所述第二半导体材料包括原子百分比介于20％和45％之间的Ge；

设置在所述第二半导体材料上的第三半导体材料；和

绝缘材料，选择性地设置在所述第二半导体材料上使得所述绝缘材料将所述鳍结构的沟道区电隔离并进一步地使得所述绝缘材料在所述沟道区上施加应变；以及

邻近所述鳍结构设置的隔离部件。

2.根据权利要求1所述的半导体器件，其中，所述较低区域和所述第三半导体材料均包括晶体Si，并且所述第二半导体材料包括SiGe。

3.根据权利要求1所述的半导体器件，其中，所述第二半导体材料的厚度大于或等于30nm。

4.根据权利要求1所述的半导体器件，其中，所述绝缘材料包括半导体氧化物。

5.根据权利要求4所述的半导体器件，其中，所述绝缘材料包括氧化硅。

6.根据权利要求1所述的半导体器件，其中，基于以下中的至少一种在所述鳍结构的所述第二半导体材料上选择性地沉积所述绝缘材料：将在所述鳍结构上形成的器件的性能、将在所述鳍结构上形成的器件的类型和/或将在所述鳍结构上形成的器件的应用。

7.根据权利要求6所述的半导体器件，其中，基于在所述鳍结构上形成的NMOS器件，在所述鳍结构的所述第二半导体材料上选择性地沉积所述绝缘材料。

8.一种制造半导体器件的方法，所述方法包括：

接收衬底，所述衬底包括第一半导体并具有设置在所述衬底上的鳍结构，其中，所述鳍结构包括：

较低区域；

形成在所述较低区域上的第二半导体；

形成在所述第二半导体上的第三半导体；

实施选择性氧化以在所述鳍结构的沟道区下方的所述第二半导体的部分上选择性地形成半导体氧化物，其中，实施所述选择性氧化形成所述半导体氧化物以在所述沟道区上施加应变；以及

在所述鳍结构上形成半导体器件；

其中，所述接收衬底包括形成含有介于20％原子百分比和45％原子百分比之间的Ge的所述第二半导体。

9.根据权利要求8所述的方法，其中，实施所述选择性氧化包括在所述衬底上形成牺牲氧化物层。

10.根据权利要求9所述的方法，其中，实施所述选择性氧化还包括：

在所述衬底上形成伪栅极；

在所述伪栅极周围形成保护层；以及

去除所述伪栅极，并且

其中，在通过去除所述伪栅极留下的空隙中形成所述牺牲氧化物层。

11.根据权利要求8所述的方法，其中，基于以下中的至少一种在所述鳍结构上实施所述选择性氧化：在所述鳍结构上形成的所述半导体器件的性能、在所述鳍结构上形成的所述半导体器件的类型和/或在所述鳍结构上形成的所述半导体器件的应用。

12.根据权利要求8所述的方法，其中，所述接收衬底包括形成厚度大于或等于30nm的所述第二半导体。

13.根据权利要求8所述的方法，其中，在温度介于500℃和600℃之间、压力介于1atm和20atm之间的条件下，使用H₂O作为反应气体实施所述选择性氧化。

14.根据权利要求8所述的方法，其中，实施所述选择性氧化包括回蚀隔离部件的邻近所述第二半导体设置的部分以暴露所述第二半导体的部分。