[发明专利]具有全环式接触件的FinFET

说明书

技术领域

本发明总体涉及半导体领域，更具体地，涉及FinFET晶体管。

背景技术

晶体管通常包括用于形成源极区和漏极区的半导体区。金属接触插塞和半导体区之间的接触电阻较高。因此，在半导体区(诸如，硅区、锗区以及硅锗区)的表面上形成金属硅化物以降低接触电阻。形成与硅化物区接触的接触插塞，并且接触插塞和硅化物区之间的接触电阻较低。

典型的硅化工艺包括：在半导体区的表面上形成金属层，然后实施退火，从而使金属层与半导体区反应以形成硅化物区。在反应之后，可以保持金属层的上部未发生反应。然后，实施蚀刻步骤以去除金属层的未反应部分。然后，形成与硅化物区接触的接触插塞。

随着集成电路的尺寸持续减小，硅化物区变小，因此接触插塞和硅化物区之间的接触也变得越来越小。因此，电接触件的接触电阻变得越来越高。例如，在鳍式场效应晶体管(FinFET)中，鳍非常狭窄，造成接触插塞和鳍之间的接触面积非常小。因此，对于FinFET的源极区和漏极区的接触电阻成为越来越严重的问题。

发明内容

根据本发明的一个方面，提供了一种集成电路结构，包括：半导体衬底；半导体鳍，位于半导体衬底上方；栅叠件，位于半导体鳍的顶面和侧壁上；源极/漏极区，位于栅叠件的侧面；以及接触插塞，环绕源极/漏极区的第一部分。

优选地，该源极/漏极区还包括：被接触插塞覆盖的第二部分。

优选地，源极/漏极区的第一部分和第二部分均包括硅锗。

优选地，源极/漏极区的第一部分包括硅锗，而源极/漏极区的第二部分包括硅，并且源极/漏极区的第二部分不含锗。

优选地，源极/漏极区的第二部分通过接触插塞与源极/漏极区的第一部分物理分离。

优选地，该集成电路结构还包括：延伸至半导体衬底内的绝缘区，其中，源极/漏极区的第二部分位于绝缘区的顶面上方。

优选地，该集成电路结构还包括：环绕源极/漏极区的第一部分的硅化物区。

根据本发明的另一方面，提供了一种集成电路结构，包括：半导体衬底；绝缘区，延伸至半导体衬底内，其中，绝缘区包括第一顶面和低于第一顶面的第二顶面；半导体鳍，位于绝缘区的第一顶面上方；栅叠件，位于半导体鳍的顶面和侧壁上；以及源极/漏极区，位于栅叠件的侧面，其中，源极/漏极区包括：第一部分，具有基本上彼此平行的相对侧壁，其中，第一部分低于绝缘区的第一顶面而高于绝缘区的第二顶面；和第二部分，位于第一部分上方，其中，第二部分与第一部分物理分离。

优选地，该集成电路结构还包括：接触插塞，其中，接触插塞的一部分将源极/漏极区的第一部分与第二部分彼此物理分隔开。

优选地，该集成电路结构还包括：硅化物区，硅化物区包括：第一部分，与源极/漏极区的第一部分的顶面和相对侧壁接触；以及第二部分，环绕源极/漏极区的第二部分。

优选地，绝缘区包括位于半导体鳍的相对两侧的第一部分，其中，绝缘区的第一部分具有第一顶面。

优选地，绝缘区包括位于源极/漏极区的相对两侧的第二部分，其中，绝缘区的第二部分具有第二顶面。

优选地，源极/漏极区的第二部分比源极/漏极区的第一部分更宽。

优选地，源极/漏极区的第二部分包括小晶面。

根据本发明的另一方面，提供了一种方法，包括：形成半导体鳍，其中，半导体鳍位于绝缘区的顶面上方，其中，绝缘区位于半导体鳍的相对两侧；在半导体鳍的中间部分的顶面和侧壁上形成栅叠件；蚀刻半导体鳍的端部以形成凹槽，其中，凹槽在绝缘区的相对部分之间延伸；实施外延以生长外延半导体区，其中，外延半导体区的下部位于凹槽中；在外延之后，蚀刻绝缘区；以及在蚀刻绝缘区之后，实施蚀刻步骤以至少将外延半导体区的上部与下面的半导体区物理分隔开。

优选地，该方法还包括：在蚀刻步骤之后，形成接触插塞，其中，接触插塞的一部分环绕外延半导体区的上部。

优选地，该外延包括：在凹槽中外延生长第一半导体材料；在第一半导体材料上方外延生长第二半导体材料；以及在第二半导体材料上方外延生长第三半导体材料，其中，第二半导体材料与第一半导体材料和第三半导体材料不同，并且在蚀刻步骤中，去除第二半导体材料以使第一半导体材料和第二半导体材料彼此分隔开。