[发明专利]具有全环式接触件的FinFET

权利要求书

1.一种集成电路结构，包括：

半导体衬底；

半导体鳍，位于所述半导体衬底上方；

栅叠件，位于所述半导体鳍的顶面和侧壁上；

源极/漏极区，位于所述栅叠件的侧面；以及

接触插塞，环绕所述源极/漏极区的第一部分，

其中，所述源极/漏极区还包括与所述第一部分分隔的第二部分。

2.根据权利要求1所述的集成电路结构，其中，所述接触插塞覆盖所述第二部分。

3.根据权利要求2所述的集成电路结构，其中，所述源极/漏极区的所述第一部分和所述第二部分均包括硅锗。

4.根据权利要求2所述的集成电路结构，其中，所述源极/漏极区的第一部分包括硅锗，而所述源极/漏极区的第二部分包括硅，并且所述源极/漏极区的第二部分不含锗。

5.根据权利要求2所述的集成电路结构，其中，所述源极/漏极区的第二部分通过所述接触插塞与所述源极/漏极区的第一部分物理分离。

6.根据权利要求2所述的集成电路结构，还包括：延伸至所述半导体衬底内的绝缘区，其中，所述源极/漏极区的第二部分位于所述绝缘区的顶面上方。

7.根据权利要求1所述的集成电路结构，还包括：环绕所述源极/漏极区的第一部分的硅化物区。

8.一种集成电路结构，包括：

半导体衬底；

绝缘区，延伸至所述半导体衬底内，其中，所述绝缘区包括第一顶面和低于所述第一顶面的第二顶面；

半导体鳍，位于所述绝缘区的第一顶面上方；

栅叠件，位于所述半导体鳍的顶面和侧壁上；以及

源极/漏极区，位于所述栅叠件的侧面，其中，所述源极/漏极区包括：

第一部分，具有彼此平行的相对侧壁，其中，所述第一部分低于所述绝缘区的第一顶面而高于所述绝缘区的第二顶面；和

第二部分，位于所述第一部分上方，其中，所述第二部分与所述第一部分物理分离。

9.根据权利要求8所述的集成电路结构，还包括：接触插塞，其中，所述接触插塞的一部分将所述源极/漏极区的第一部分与第二部分彼此物理分隔开。

10.根据权利要求8所述的集成电路结构，还包括：硅化物区，所述硅化物区包括：

第一部分，与所述源极/漏极区的第一部分的顶面和相对侧壁接触；以及

第二部分，环绕所述源极/漏极区的第二部分。

11.根据权利要求8所述的集成电路结构，其中，所述绝缘区包括位于所述半导体鳍的相对两侧的第一部分，其中，所述绝缘区的第一部分具有所述第一顶面。

12.根据权利要求8所述的集成电路结构，其中，所述绝缘区包括位于所述源极/漏极区的相对两侧的第二部分，其中，所述绝缘区的第二部分具有所述第二顶面。

13.根据权利要求8所述的集成电路结构，其中，所述源极/漏极区的第二部分比所述源极/漏极区的第一部分更宽。

14.根据权利要求8所述的集成电路结构，其中，所述源极/漏极区的第二部分包括小晶面。

15.一种形成集成电路结构的方法，包括：

形成半导体鳍，其中，所述半导体鳍位于绝缘区的顶面上方，其中，所述绝缘区位于所述半导体鳍的相对两侧；

在所述半导体鳍的中间部分的顶面和侧壁上形成栅叠件；

蚀刻所述半导体鳍的端部以形成凹槽，其中，所述凹槽在所述绝缘区的相对部分之间延伸；

实施外延以生长外延半导体区，其中，所述外延半导体区的下部位于所述凹槽中；

在所述外延之后，蚀刻所述绝缘区；以及

在蚀刻所述绝缘区之后，实施蚀刻步骤以至少将所述外延半导体区的上部与下面的半导体区物理分隔开。

16.根据权利要求15所述的方法，还包括：在所述蚀刻步骤之后，形成接触插塞，其中，所述接触插塞的一部分环绕所述外延半导体区的上部。