[发明专利]晶片封装体及其制造方法

说明书

技术领域

本发明关于一种晶片封装体及其制造方法，且特别是有关于一种仅具有单侧焊接侧的晶片封装体及其制造方法。

背景技术

随着生活中各式电子产品朝向尺寸轻薄短小的发展趋势，位于产品中的半导体晶片尺寸亦必须对应地微缩化(miniaturization)，然而在尺寸微缩的趋势下，半导体晶片所须执行的功能亦日益增加。为了增加半导体晶片操作上的稳定性，大多数晶片均会制作为晶片封装体，以焊线连接晶片封装体上所暴露出的晶片内输入/输出(I/O)导电垫，将晶片封装体整合于印刷电路板上，使半导体晶片发挥其所预定的效能应用。参照图1A以及图1B，图1A例示现有技术半导体晶片封装体1的俯视图，而图1B则是图1A中AA’线的剖面图。如图1A以及图1B所示，半导体晶片封装体1包括半导体晶片2以及多条焊线4，其中半导体晶片2具有多个输入/输出(I/O)导电垫2a以及多个凹部2b(以虚线表示)，如图1B所示，半导体晶片2在制作为半导体晶片封装体1时，通常均须自晶背向半导体晶片2内部蚀刻出多个凹部2b以分别暴露出内部的多个导电垫2a，再分别打接(wire-bonding)多条焊线4于输入/输出(I/O)导电垫2a上，以多条焊线4将半导体晶片2电性连接于印刷电路板(未绘制)上。然而，为使打接焊线4的步骤顺利进行，蚀刻出来的凹部2b除了须深入半导体晶片2内部，将输入/输出(I/O)导电垫2a暴露出来以供打接焊线4之外，凹部2b尚需具有一定横向宽度让打接焊线4的载具顺利进入并完成打接，如图1B所示，凹部2b侧壁与焊线4于输入/输出(I/O)导电垫2a的打接处之间，必须具有一定距离a的打线间距(wire-bonding area)，如此，便造成一定面积的半导体晶片封装体1，可供布线的晶片空间因为此一必要的打线间距a而受到缩限。如同前述所提及，在半导体晶片尺寸微缩的趋势下，其所须执行的功能亦日益增加，据此，在一定面积的半导体晶片封装体中，应使可供布线的晶片空间更大以容纳更多布线，方能使半导体晶片在对应多功能的布线设计上更有弹性，进而发挥更高的效能。然而现有技术中所必须具有的打线间距(wire-bonding area)却限缩了半导体晶片封装体中可供布线的晶片空间。

发明内容

本发明提供一种晶片封装体及其制造方法，其特殊的焊接位置设计可有效缩减或免除现有技术中所必须具有的打线间距(wire-bonding area)，使得半导体晶片封装体中半导体晶片所保留的可供布线的晶片空间更大，进而使半导体晶片发挥更高的效能。

本发明的一态样提出一种晶片封装体，包括半导体晶片、绝缘层、重布局金属层以及焊接垫，半导体晶片具有上表面及下表面，且具有第一导电垫设置于下表面、以及第一凹部对应于该下表面的第一导电垫而设置，第一凹部自上表面朝下表面延伸，以暴露出第一导电垫；绝缘层自半导体晶片的上表面朝下表面延伸，部分的绝缘层位于第一凹部之中，其中绝缘层具有开口以暴露出第一导电垫；重布局金属层设置于绝缘层上且具有对应第一导电垫的重布局金属线路，重布局金属线路通过开口与第一导电垫连接；以及焊接垫配置于绝缘层上且位于半导体晶片的一侧，其中，重布局金属线路延伸至焊接垫，使配置于半导体晶片的下表面的第一导电垫电性连接于该侧的焊接垫。

在本发明的一实施例中，第一导电垫配置于半导体晶片的其他侧，而不配置于焊接垫所配置的该侧。

在本发明的一实施例中，晶片封装体进一步包括第一焊接线对应连接于该至少一焊接垫；以及印刷电路板，其中，第一焊接线由焊接垫延伸至印刷电路板，而与印刷电路板电性连接。

在本发明的一实施例中，晶片封装体进一步包括第三焊接线对应电性连接于第一导电垫；微机电结构配置于半导体晶片的下表面下方；以及印刷电路板。其中第三焊接线由第一导电垫延伸至印刷电路板而与印刷电路板电性连接。

在本发明的一实施例中，晶片封装体进一步包括第三焊接线对应电性连接于第一导电垫；至少一焊球对应电性连接于焊接垫；晶片通过焊球电性连接于焊接垫；以及印刷电路板。其中第三焊接线由第一导电垫延伸至印刷电路板而与印刷电路板电性连接。

在本发明的另一实施例中，半导体晶片进一步包括第二导电垫于下表面并配置于半导体晶片的该侧；以及第二凹部对应第二导电垫设置，第二凹部自上表面朝下表面延伸并暴露出第二导电垫，且绝缘层亦具有暴露出该第二导电垫的开口，其中，第二凹部的侧壁与下表面之间夹有一角度，该角度实质上为55～65度。