[发明专利]层叠式半导体装置

说明书

相关申请的交叉引用

本申请要求2013年8月9日向韩国知识产权局提交的申请号为10-2013-0094578的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及一种半导体装置，更具体而言，涉及一种层叠式半导体装置。

背景技术

为了提高半导体装置的集成度，已经开发了层叠式半导体装置，其中多个芯片被层叠并封装在单个封装体中。近来，现有技术中已经公开了TSV（穿通硅通孔）型半导体装置，其中硅通孔被形成穿过多个层叠芯片，使得叠层的所有芯片彼此电耦接。

图1是示意性地说明根据现有技术的层叠式半导体装置10的配置的视图。在图1中，层叠式半导体装置10包括内插器11和多个裸片12。多个裸片12通过穿通多个裸片12的通孔13彼此电耦接。通孔13可以通过凸块14与内插器11电耦接。因此，内插器11能够将信号通过通孔13输入至相应的裸片12，并且能够通过通孔13接收从相应的裸片12输出的信号。

因为诸如穿通硅通孔的通孔填充有导电材料，所以通孔具有电阻器和电容器的特性。因此，当信号通过通孔传输时，不可避免地发生电阻器-电容器（RC）延迟。例如，当时钟信号从内插器11传输至多个裸片12时，在第一层叠裸片接收时钟信号的时间点和最后一个层叠裸片接收时钟信号的时间点之间可能发生显著的偏差（skew）。这种偏差对与时钟信号同步操作的现有的层叠式半导体装置的操作性能造成显著的限制。

此外，诸如存储器的半导体装置可以处理大量的存储数据。在层叠式半导体装置中，数据通过通孔来传输，导致用于输入/输出大量的存储数据所需的通孔的数目增大。然而，裸片12的面积受到限制。因而，也限制了可以被形成穿过裸片12的通孔的数目。对裸片面积的限制也对半导体装置的带宽造成限制。

发明内容

本文描述了包括垂直形成的内插器的层叠式半导体装置。

在一个实施例中，一种层叠式半导体装置包括：主裸片；多个从裸片，层叠在主裸片上，使得每个从裸片与主裸片平行；以及垂直内插器，垂直地层叠在主裸片上。

在一个实施例中，一种层叠式半导体装置包括：主裸片；多个从裸片，顺序层叠在主裸片上，使得每个从裸片与主裸片平行；以及垂直内插器，垂直地层叠在主裸片上，并且包围多个层叠的从裸片中的每个从裸片的两个或更多个表面。

在一个实施例中，一种层叠式半导体装置包括：主裸片；多个从裸片，层叠在主裸片上，使得每个从裸片的顶部或底部中的至少一个与主裸片的顶部或底部中的至少一个平行；以及垂直内插器，垂直地层叠在主裸片上，使得垂直内插器的顶部或底部中的一个可以与每个从裸片的侧部大体平行。

附图说明

结合附图描述本发明的特征、方面和实施例，其中：

图1是示意性地说明根据现有技术的层叠式半导体装置的配置的视图；

图2是说明根据一个实施例的层叠式半导体装置的配置的视图；

图3是说明根据一个实施例的层叠式半导体装置的配置的视图；

图4是说明根据一个实施例的层叠式半导体装置的配置的视图；

图5是说明包括层叠式半导体装置的实施例的存储系统的视图。

具体实施方式

在下文中，将通过示例性实施例参照附图来详细地描述根据本发明的实施例的层叠式半导体装置。

在图2中，层叠式半导体装置1可以包括多个裸片。在一个实施例中，能够与多个层叠裸片中的每个裸片通信的裸片被称作主裸片。与主裸片通信而未彼此通信的裸片被称作从裸片。层叠式半导体装置1可以包括一个或更多个主裸片以及两个或更多个从裸片。图2说明层叠有一个主裸片和8个从裸片的半导体装置。主裸片110可以是内插器芯片、控制器芯片和处理器芯片中的至少一个。从裸片120可以是存储器芯片。半导体装置1可以被封装成单个封装体，所述单个封装体被配置为片上系统（system on chip，SoC）或系统封装（system in package，SiP）。