[实用新型]一种八层堆叠式芯片封装结构有效
申请号: | 201320372544.1 | 申请日: | 2013-06-26 |
公开(公告)号: | CN203339160U | 公开(公告)日: | 2013-12-11 |
发明(设计)人: | 胡立栋;金若虚;陆春荣;刘鹏;张振燕 | 申请(专利权)人: | 力成科技(苏州)有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L25/065 |
代理公司: | 北京同恒源知识产权代理有限公司 11275 | 代理人: | 刘宪池 |
地址: | 215000 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 堆叠 芯片 封装 结构 | ||
1.一种八层堆叠式芯片封装结构,其特征在于,包括:
一基板,具有相对的一顶面和一底面;
八个相同厚度的芯片,堆叠配置于所述基板的顶面上,其中二个芯片为一组,四组芯片呈交叉梯子形堆叠;
多根导线,电性连接于芯片和芯片之间和芯片和基板之间;
封装结构的封装空间内填充的绝缘树脂。
2.根据权利要求1所述的八层堆叠式芯片封装结构,其特征在于,所述八个芯片由下往上依次为第一芯片、第二芯片、第三芯片、第四芯片、第五芯片、第六芯片、第七芯片、第八芯片;其中,第八芯片通过打线结合技术电性连接至第七芯片和基板;第七芯片通过打线结合技术电性连接至基板;第六芯片通过打线结合技术电性连接至第五芯片和基板;第五芯片通过打线结合技术电性连接至基板;第四芯片通过打线结合技术电性连接至第三芯片和基板;第三芯片通过打线结合技术电性连接至基板;第二芯片通过打线结合技术电性连接至第一芯片和基板;第一芯片通过打线结合技术电性连接至基板。
3.根据权利要求2所述的八层堆叠式芯片封装结构,其特征在于,所述芯片的厚度为60um,芯片尺寸为13*16mm。
4.根据权利要求3所述的八层堆叠式芯片封装结构,其特征在于,所述芯片与芯片、芯片与基板用胶带粘接,胶带厚度为15um。
5.根据权利要求4所述的八层堆叠式芯片封装结构,其特征在于,所述基板的该底面配置多个用于焊接于PCB板的锡球。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力成科技(苏州)有限公司,未经力成科技(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320372544.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种六通道表贴高速光电耦合器
- 下一篇:电路保护元件