[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路的集成度越来越高，半导体工艺的技术节点也越来越小，使得相邻器件之间的距离越来越小。同一芯片上，不同晶体管之间的栅极之间的距离越来越小，会导致相邻栅极之间的寄生电容值越来越大，所述寄生电容会导致栅极之间的电容耦合上升，从而增加能量消耗并提高电阻-电容（RC）时间常数，影响芯片的运行速度，还会对芯片上的器件的可靠性产生严重的影响。

例如，对于采用高K金属栅结构的鳍式场效应晶体管，栅极的材料为金属，并且栅极的长度较长，从而导致相邻的栅极之间更容易产生较大的寄生电容，从而严重影响鳍式场效应晶体管的性能。

现有技术中，通常采用低K材料在栅极侧壁表面形成侧墙，以降低相邻栅极结构之间的寄生电容，从而提高晶体管的性能。

随着栅极结构之间间距尺寸的减小，现有技术在栅极两侧形成低K侧墙的难度也逐渐提高，采用现有技术的方法对寄生电容的改善效果有限，晶体管的性能还有待进一步的提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，降低栅极结构之间的寄生电容。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面形成有若干第一栅极结构，以及位于所述半导体衬底表面与第一栅极结构表面齐平的牺牲层；形成覆盖所述牺牲层、第一栅极结构表面的绝缘层；刻蚀所述绝缘层，在所述相邻第一栅极结构之间的牺牲层表面形成第一开口，所述第一开口暴露出相邻第一栅极结构之间的牺牲层的部分表面；去除所述牺牲层；在半导体衬底表面形成介质层，所述介质层的表面高于绝缘层的表面，相邻第一栅极结构之间的介质层内具有空气隙。

可选的，所述绝缘层的材料和牺牲层的材料不相同。

可选的，采用湿法刻蚀工艺去除所述牺牲层。

可选的，所述牺牲层的材料为氧化硅。

可选的，所述绝缘层的材料为氮化硅。

可选的，所述绝缘层的厚度为10nm～100nm。

可选的，所述第一开口的宽度小于相邻第一栅极结构之间的间距。

可选的，采用原子层沉积工艺形成所述介质层。

可选的，所述介质层的材料为氧化硅。

可选的，所述半导体衬底表面还形成有第二栅极结构，所述第二栅极结构表面与第一栅极结构、牺牲层表面齐平，所述绝缘层还覆盖所述第二栅极结构。

可选的，还包括：刻蚀所述绝缘层，在所述绝缘层内形成第二开口，所述第二开口位于第二栅极结构表面及所述第二栅极结构两侧的部分牺牲层的表面，暴露出所述第二栅极结构及部分牺牲层的顶部表面。

可选的，相邻的第一栅极结构和第二栅极结构之间的介质层内也具有空气隙。

可选的，所述半导体衬底内还形成有位于第一栅极结构两侧的第一源极和第一漏极，位于第二栅极结构两侧的第二源极和第二漏极。

可选的，在第一栅极结构两侧的第一源极或第二漏极表面形成第一插塞，在第二栅极结构两侧的第二源极或第二漏极表面以及所述第二栅极结构表面形成第二插塞。

可选的，形成所述第一插塞和第二插塞的方法包括：在所述介质层表面形成图形化掩膜层，所述图形化掩膜层内具有第三开口和第四开口，所述第三开口位于第一源极或第一漏极的上方，所述第四开口位于第二栅极结构以及第二源极或第二漏极上方；沿第三开口刻蚀所述介质层至半导体衬底表面，形成第一通孔，沿第四开口刻蚀所述介质层至半导体衬底表面，形成第二通孔；形成填充满第一通孔的第一插塞和填充满第二通孔的第二插塞。

可选的，采用各向异性刻蚀工艺刻蚀所述介质层。

可选的，所述第一插塞和第二插塞包括位于第一通孔和第二通孔内壁表面的扩散阻挡层以及位于所述扩散阻挡层表面的金属层。

可选的，所述第一栅极结构和第二栅极结构侧壁表面还形成有侧墙。

可选的，所述第一栅极结构和第二栅极结构采用后栅工艺形成。

为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：半导体衬底，所述半导体衬底表面具有若干第一栅极结构；位于所述第一栅极结构表面的图形化绝缘层，相邻图形化绝缘层之间的间距小于相邻第一栅极结构之间的间距；位于在半导体衬底表面的介质层，所述介质层的表面高于绝缘层的表面，相邻第一栅极结构之间的介质层内具有空气隙。

与现有技术相比，本发明的技术方案具有以下优点：