[发明专利]半导体器件及其制造方法

权利要求书

1.一种扇出型封装件，包括：

模塑料；

导电插塞，位于所述模塑料中；以及

应力缓冲层，位于所述导电插塞和所述模塑料之间，所述应力缓冲层的热膨胀系数(CTE)介于所述模塑料的CTE和所述导电插塞的CTE之间，并且所述应力缓冲层是复合膜，所述复合膜的应力缓冲层的CTE随着远离所述导电插塞而增加。

2.根据权利要求1所述的扇出型封装件，其中，所述应力缓冲层的厚度介于0.2μm和5μm之间。

3.根据权利要求1所述的扇出型封装件，其中，所述导电插塞的顶面位于所述模塑料的顶面下方。

4.根据权利要求1所述的扇出型封装件，其中，所述导电插塞的一部分接触所述模塑料。

5.根据权利要求1所述的扇出型封装件，进一步包括：位于所述导电插塞上方并且与所述导电插塞接触的互连件，其中，所述互连件接触所述导电插塞的顶面的一部分。

6.一种半导体结构，包括：

模塑料；

填充通孔，位于所述模塑料中；以及

衬里，位于所述模塑料和所述填充通孔之间，所述衬里是锡、钨、锆、金、钯、聚酰亚胺、ENEPIG、ENEP、或PBO，并且所述衬里是复合膜，所述复合膜的衬里的CTE随着远离所述填充通孔而增加。

7.根据权利要求6所述的半导体结构，其中，所述衬里进一步设置在所述模塑料的底面上。

8.根据权利要求6所述的半导体结构，其中，所述衬里的厚度介于0.2μm和5μm之间。

9.根据权利要求6所述的半导体结构，其中，所述衬里的CTE介于9ppm和80ppm之间。

10.根据权利要求6所述的半导体结构，其中，所述填充通孔在所述衬里的顶部拐角处凹进。

11.根据权利要求10所述的半导体结构，其中，所述填充通孔的凹槽的形状是环形。

12.一种制造三维半导体封装的方法，包括：

在衬底上镀柱形件；

在所述柱形件的侧壁上设置第一应力缓冲层；

在所述第一应力缓冲层上形成第二应力缓冲层；以及

用模塑料围绕所述第一应力缓冲层。

13.根据权利要求12所述的方法，其中，设置所述第一应力缓冲层包括：用所述第一应力缓冲层覆盖所述衬底。

14.根据权利要求13所述的方法，进一步包括：从所述衬底去除所述第一应力缓冲层。

15.根据权利要求12所述的方法，进一步包括：研磨所述模塑料，以暴露所述柱形件的顶面。

16.根据权利要求12所述的方法，进一步包括：去除所述柱形件的一部分。

17.根据权利要求12所述的方法，其中，设置所述第一应力缓冲层包括：在所述柱形件的所述侧壁上旋涂或汽相沉积所述第一应力缓冲层。