[发明专利]双重图形结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种双重图形结构及其形成方法。

背景技术

随着集成电路设计的最小线宽和间距的不断缩小，当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，硅片表面的成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。为了减小光学邻近效应的影响，工业界提出了光刻分辨率增强技术（RET），其中备受关注的双重图形技术（DPT）被认为是填补浸入式光刻和EUV之间鸿沟的有力保障。

双重图形技术通常在待刻蚀材料层上形成刻蚀牺牲层，在刻蚀牺牲层的周围形成侧墙，去除所述刻蚀牺牲层后，以所述侧墙为掩膜，刻蚀所述待刻蚀材料层，可以形成特征尺寸小的图形。

图1至图5为现有技术中采用双图形化方法形成双重图形的结构示意图。

请参考图1，在半导体衬底10上形成刻蚀材料层20。

请参考图2，在刻蚀材料层20的表面形成待刻蚀牺牲材料层（未示出），刻蚀所述待刻蚀牺牲材料层，形成图形化的牺牲层30，暴露出部分刻蚀材料层20的表面。

请参考图3，在所述图形化的牺牲层30表面以及刻蚀材料层20表面形成侧墙材料层，并刻蚀所述侧墙材料层，在所述图形化的牺牲层30的侧壁表面形成侧墙40。

请参考图4，去除图形化的牺牲层30。

请参考图5，以所述侧墙40为掩膜，对刻蚀材料层20进行刻蚀，形成待刻蚀图形21。

现有技术形成的双重图形容易发生变形，影响后续刻蚀所述刻蚀材料层形成的刻蚀图形的准确性。

发明内容

本发明解决的问题是提供一种双重图形结构及其形成方法，可以提高形成的刻蚀图形的准确性。

为解决上述问题，本发明提供一种双重图形结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成应力层；在所述应力层上形成具有若干开口的牺牲层，所述开口暴露出部分应力层的表面；在所述应力层和牺牲层表面形成侧墙材料层；在所述侧墙材料层表面形成填充满所述开口的介质层；以所述牺牲层为停止层，对所述介质层进行平坦化，暴露出牺牲层的顶部表面；去除所述牺牲层和介质层；以所述侧墙材料层为掩膜，刻蚀所述应力层，形成贯穿所述应力层的凹槽。

可选的，所述应力层为单层结构或双层结构。

可选的，所述应力层的材料为氮化硅、碳化硅或正硅酸乙酯。

可选的，所述应力层的厚度为。

可选的，所述单层结构的应力层具有压应力或张应力。

可选的，所述应力层的应力大小为50MPa～1000MPa。

可选的，所述双层结构的应力层包括位于所述待刻蚀层上的张应力层和位于所述张应力层表面的压应力层。

可选的，所述牺牲层的材料为光刻胶、抗反射涂层或氮化硅。

可选的，采用原子层沉积工艺形成所述侧墙材料层。

可选的，所述介质层的材料为光刻胶、抗反射材料、SiCO或SiCOH。

可选的，所述待刻蚀层的材料为低介电常数材料、无定形硅、无定形碳、氧化硅、SiN、SiON、SiCN、SiC、BN、SiCO、SiCOH、BN或TiN。

可选的，在所述待牺牲层表面形成硬掩膜层之后，在所述硬掩膜层表面形成应力层。

为解决上述问题，本发明的技术方案还提供了一种采用上述方法形成的双重图形结构，包括：待刻蚀层；位于待刻蚀层上的若干分立的应力层；位于应力层的两端表面上的分立的侧墙。

可选的，所述应力层为单层结构或双层结构。

可选的，所述应力层的材料为氮化硅、碳化硅或正硅酸乙酯。

可选的，所述应力层的厚度为。

可选的，所述单层结构的应力层具有压应力或张应力。

可选的，所述应力层的应力大小为50MPa～1000MPa。

可选的，所述双层结构的应力层包括位于所述待刻蚀层上的张应力层和位于所述张应力层表面的压应力层。

可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或多种。

与现有技术相比，本发明的技术方案具有以下优点：