[发明专利]电子装置及其封装结构

说明书

一种电子装置及其封装结构，该封装结构包括下侧具有凹槽的承载件、设于该承载件上侧的半导体组件、以及包覆该半导体组件的封装胶体，且该凹槽中具有介电材，而该介电材外露于该封装胶体，所以当该承载件置于电路板上时，该介电材位于该承载件下侧与该电路板之间，使该电路板与该承载件之间能产生去耦电容的效果，以改善电源完整性。

技术领域

本发明涉及一种封装结构，尤指一种能改善电源完整性的电子装置及其封装结构。

背景技术

随着半导体工艺的进步，集成电路（integrated circuit,IC）的操作电压越来越低，且速度越来越快，所以于IC封装件上会产生电源完整性(Power Integrity)的问题。当芯片中的开关数目不断地增加而核心电压不断地减小时，电源的波动往往会严重影响系统运作。因此，稳定可靠的电源供应已成为研发重点项目。

目前业界利用去耦电容(Decoupling Capacitor)的方式改善电源完整性的问题，但传统四方扁平式封装件（Quad Flat Package,QFP）或四方平面无引脚（Quad Flat Noleads,QFN）封装件无法提供该去耦电容，所以需外接去耦电容以改善电源完整性。

如图1A所示，其为现有具有QFP的封装结构1，其包括：一具有线路层14、接地层15与电源层16的电路板1b、及设于该电路板1b上的QFP型封装件1a。该封装件1a包含一具有置晶垫101与导脚102的导线架10、一设于该置晶垫101上并以焊线110电性连接该导脚102的半导体组件11、以及包覆该半导体组件11的封装胶体12。该线路层14位于该电路板1b的最外侧，且具有接地垫14a及电源垫14b，令该接地垫14a通过导电通孔141电性连接该接地层15，而该电源垫14b通过导电通孔143电性连接该电源层16，又该些导脚102电性连接该电源垫14b。

如图1B所示，其为现有具有QFN封装件的封装结构1’，其包括：一具有线路层14、接地层15与电源层16的电路板1b、及设于该电路板1b上的QFN型封装件1a’。该封装件1a’包含一具有置晶垫101与导脚102’的导线架10’、一设于该置晶垫101上并以焊线110电性连接该导脚102’的半导体组件11、以及包覆该半导体组件11的封装胶体12，且该导脚102’未向外延伸而以其底部作接点。该线路层14位于该电路板1b的最外侧，且具有接地垫14a及电源垫14b，令该接地垫14a通过导电通孔141电性连接该接地层15，而该电源垫14b通过导电通孔143电性连接该电源层16，又该些导脚102’电性连接该电源垫14b。

然而，现有封装结构1,1’中，于该电源与接地之间具有寄生电感L与寄生电阻R，如图1C所示，该寄生电感L的阻抗会随着频率而增加，所以于该电源与接地之间的阻抗Z也会随之增加，致使于该电源与接地之间产生如电压衰退（IR Drop）、接地弹跳(groundbouncing)等电源完整性的问题。

此外，因现有具QFP或QFN的封装结构1,1’需外接至少一去耦电容（图略）以改善上述电源完整性的问题，致使购买组件（即该去耦电容）的成本增加，且需额外以表面粘着技术（Surface Mounted Technology,SMT）工艺装设该去耦电容，因而增加整体制造的成本。

又，外接的去耦电容具有另一寄生电感（图略）与另一寄生电阻（图略），致使该电源与接地之间的回路增长，且该外接的去耦电容整体的等效串联电阻（Equivalent seriesresistance,ESR）与等效串联电感（Equivalent series inductance,ESL）较大，因而无法达到高效能的目的。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于提供一种电子装置及其封装结构，以改善电源完整性。