[发明专利]半导体存储卡及其制造方法

说明书

相关申请

本申请享有以日本专利申请2012—200159号（申请日：2012年9月12日）为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储卡及其制造方法。

背景技术

在内置NAND型闪速存储器等存储卡（半导体存储卡）中，小型化和高容量化得到发展。此外，在实现存储卡的高容量化的基础上，存储器芯片本身的高密度化和基于此的高容量化得到发展。存储卡一般通过在具有外部连接端子的布线基板上搭载存储器芯片和／或控制器芯片等半导体芯片并且在布线基板上形成封装树脂层而对半导体芯片进行封装来构成。进而，为了谋求存储卡的低成本化等，将存储器芯片和／或控制器芯片等半导体芯片和电容器和／或熔丝等芯片部件搭载于具有外部连接端子的引线框上的方案也得到探讨。

在使用了引线框的存储卡中，在将半导体芯片和／或芯片部件搭载于引线框上之后，形成与半导体芯片和／或芯片部件一起将引线框封装的封装树脂层。在形成封装树脂层时，需要使外部连接端子的表面露出。封装树脂层例如使用使外部连接端子的表面露出的成型模并应用传递成型等而形成。但是，因为存储卡的外部连接端子配置于封装树脂层的一表面内，所以例如难以在封装树脂层的形成时完全地抑制树脂毛边的产生。因此，外部连接端子的表面的一部分会由树脂覆盖，由外部连接端子实现的与外部设备的连接性容易降低。

发明内容

本发明要解决的课题在于提供在使用引线框谋求低成本化的基础上使外部连接端子的露出性提高的半导体存储卡及其制造方法。

实施方式的半导体存储卡具备：引线框，其具备多个外部连接端子、具有至少一部分连接于所述外部连接端子的多条引线的引线部、设置于所述引线部的芯片部件搭载部、和半导体芯片搭载部；芯片部件，其搭载于所述芯片部件搭载部，且与所述引线电连接；搭载于所述半导体芯片搭载部且与所述引线电连接的控制器芯片及与所述控制器芯片电连接的存储器芯片；封装树脂层，其将所述引线框与所述芯片部件、所述控制器芯片及所述存储器芯片一起进行封装。所述封装树脂层具有作为所述外部连接端子的露出面的第1面、和凹部，所述凹部使所述外部连接端子的表面及侧面的一部分露出并以包围所述外部连接端子的周围的方式设置于所述第1面。

附图说明

图1是表示第1实施方式涉及的半导体存储卡的上表面透视图。

图2是图1所示的半导体存储卡的仰视图。

图3是图1所示的半导体存储卡的剖视图。

图4是表示图1所示的半导体存储卡的下表面的其他例子的图。

图5是放大地表示图1所示的半导体存储卡中的外部连接端子及设置于树脂密封层的凹部的剖视图。

图6是图5所示的外部连接端子及凹部的俯视图。

图7是表示图5所示的外部连接端子及凹部的其他例子的剖视图。

图8是表示图5所示的凹部的形成工序的剖视图。

图9是表示图1所示的半导体存储卡中的存储器芯片的再布线层的第1构成例的剖视图。

图10是表示图1所示的半导体存储卡中的存储器芯片的再布线层的第2构成例的剖视图。

图11是放大地表示第2实施方式涉及的半导体存储卡的外部连接端子的剖视图。

图12是表示第2实施方式的半导体存储卡的第1构成例及其制造工序的剖视图。

图13是表示图12所示的半导体存储卡的最终构成的剖视图。

图14是表示第2实施方式的半导体存储卡的第2构成例及其制造工序的剖视图。

图15是表示第2实施方式的半导体存储卡的第3构成例及其制造工序的剖视图。

图16是表示图15所示的半导体存储卡的最终构成的剖视图。

图17是表示第2实施方式的半导体存储卡的第4构成例及其制造工序的剖视图。

图18是表示图17所示的半导体存储卡的最终构成的剖视图。

符号说明：

1、31存储卡，2、2引线框，3外部连接端子，4引线部，41、42引线，5芯片部件搭载部，6半导体芯片搭载部，7芯片部件，8控制器芯片，9存储器芯片，10封装树脂层，15凹部，16加工部，19、22电极焊盘，20、26、27金属线，24再布线层，32金属镀层，33镀覆用连接端子，35、37绝缘树脂层。

具体实施方式

以下，关于实施方式的半导体存储卡，参照附图进行说明。