[发明专利]Ga2O3系半导体元件有效
| 申请号： | 201280043335.0 | 申请日： | 2012-09-07 |
| 公开（公告）号： | CN103765593B | 公开（公告）日： | 2017-06-09 |
| 发明（设计）人： | 佐佐木公平;东胁正高 | 申请（专利权）人： | 株式会社田村制作所;独立行政法人情报通信研究机构 |
| 主分类号： | H01L29/12 | 分类号： | H01L29/12;H01L21/20;H01L21/28;H01L21/336;H01L21/363;H01L29/24;H01L29/78 |
| 代理公司： | 北京市隆安律师事务所11323 | 代理人： | 徐谦,张艳凤 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | ga2o3 半导体 元件 | ||
【说明书】：
技术领域
本发明涉及Ga2O3系半导体元件。
背景技术
作为现有的Ga2O3系半导体元件，已知有使用了形成在蓝宝石基板上的Ga2O3晶体膜的Ga2O3系半导体元件（例如，参照非专利文献1、2）。
现有技术文献
非专利文献
非专利文献1：K.Matsuzaki et al.Thin Solid Films496,2006,pp.37-41.
非专利文献2：K.Matsuzaki et al.Appl.Phys.Lett.88,092106,2006.
发明内容
然而，由于Ga2O3晶体和蓝宝石晶体的晶体结构完全不同，所以在蓝宝石基板上使Ga2O3晶体异质外延生长是非常困难的。因此，难以使用蓝宝石基板上的Ga2O3晶体膜形成高品质的Ga2O3系半导体元件。
因此，本发明的目的在于提供高品质的Ga2O3系半导体元件。
为了实现上述目的，本发明的一个方式提供［1］～［4］的Ga2O3系半导体元件。
［1］一种Ga2O3系半导体元件，包括：具有第1导电型的β-Ga2O3基板，在上述β-Ga2O3基板上直接或介由其它膜而形成的β-Ga2O3单晶膜，在上述β-Ga2O3单晶膜上形成的源电极，在上述β-Ga2O3基板的与上述β-Ga2O3单晶膜相反侧的面上形成的漏电极，在上述β-Ga2O3单晶 膜中形成的连接上述源电极的具有上述第1导电型的接触区域，在上述β-Ga2O3单晶膜上或在形成于上述β-Ga2O3单晶膜的槽内介由栅极绝缘膜形成的栅电极。
［2］根据上述［1］中记载的Ga2O3系半导体元件，其中，上述源电极包含第1源电极和第2源电极，上述栅电极介由上述栅极绝缘膜形成在上述β-Ga2O3单晶膜上的上述第1源电极与上述第2源电极之间的区域，上述β-Ga2O3单晶膜具有上述第1导电型，上述接触区域包含分别连接上述第1源电极和第2源电极的第1接触区域和第2接触区域，具有分别包围上述第1接触区域和第2接触区域的、与上述第1导电型不同的第2导电型或高电阻的第1主体区域和第2主体区域。
［3］根据上述［1］中记载的Ga2O3系半导体元件，其中，上述β-Ga2O3单晶膜介由具有上述第1导电型的其它β-Ga2O3单晶膜形成在上述β-Ga2O3基板上，上述β-Ga2O3单晶膜具有与上述第1导电型不同的第2导电型或不含有掺杂剂，上述栅电极介由上述栅极绝缘膜形成在上述槽内，上述接触区域包括分别位于上述栅电极的两侧的第1接触区域和第2接触区域。
［4］根据上述［1］～［3］中任一项记载的Ga2O3系半导体元件，其中，上述第1导电型和第2导电型分别为n型和p型。
根据本发明，能够提供高品质的Ga2O3系半导体元件。
附图说明
图1是第1实施方式涉及的Ga2O3系MISFET的截面图。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社田村制作所;独立行政法人情报通信研究机构，未经株式会社田村制作所;独立行政法人情报通信研究机构许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201280043335.0/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于二硒化铂半导体的场效应管阵列及制备方法-201910414307.9
- 王建禄;蒋伟;王旭东;孙正宗;沈宏;林铁;孟祥建;褚君浩 - 中国科学院上海技术物理研究所
- 2019-05-17 - 2019-09-06 - H01L29/12
- 本发明公开了一种基于二硒化铂半导体的场效应管阵列及制备方法，该方法首先利用离子束溅射，结合金属掩模版在有氧化层的硅衬底上镀一层图案化的超薄铂金属层；然后将金属铂层置于高温管式炉中硒化，生成图案化的二硒化铂；随后利用光刻技术，结合剥离工艺在图案化的二硒化铂上制备金属源极和漏极，形成基于二硒化铂半导体的场效应晶体管阵列，其中单个场效应管可随二硒化铂半导体薄膜的厚度不同表现为P型或双极性的输出特性。本方法可用于研制基于大面积二维半导体薄膜的大规模集成器件，工艺简单，受环境影响小，可有效提高器件电学性能及可靠性，为二维材料器件的功能化应用提供了有效途径。
- 半导体装置以及半导体装置的制造方法-201480075197.3
- 高谷秀史;斋藤顺;添野明高;滨田公守;水野祥司;青井佐智子;渡辺行彦 - 丰田自动车株式会社
- 2014-10-06 - 2019-05-10 - H01L29/12
- 一种半导体装置，具有：终端沟槽，其围绕形成有多个栅极沟槽的区域的周围一周；下端p型区，其为p型，并与终端沟槽的下端相接；外周p型区，其为p型，并从外周侧与终端沟槽相接，且露出于半导体基板的表面；多个保护环区，其为p型，并被形成在与外周p型区相比靠外周侧，且露出于半导体基板的表面；外周n型区，其为n型，并使外周p型区与多个保护环区分离，且使多个保护环区相互分离。
- 薄膜晶体管及制备方法和交互式显示装置-201610670245.4
- 梁凌燕;谢玉芳;曹鸿涛 - 中国科学院宁波材料技术与工程研究所
- 2016-08-15 - 2019-01-11 - H01L29/12
- 本发明公开了一种薄膜晶体管及制备方法和交互式显示装置，其中，薄膜晶体管包括衬底、栅电极层、栅介质层、沟道层、源电极层和漏电极层；其中，沟道层为锌锡氮氧薄膜；锌锡氮氧薄膜的化学式为：ZnaSnbNyOz。其通过采用化学式为ZnaSnbNyOz的锌锡氮氧薄膜作为沟道层，相较于传统的铟镓锌氧薄膜晶体管来说，锌锡氮氧薄膜中的元素不包含稀有元素，这就使得薄膜晶体管的生产成本能够大大降低。并且，由于锌锡氮氧薄膜具有较高的迁移率和较窄的带隙，开启速度快且能对包括可见光波长范围内光子具有较高的光响应电流，因此其可以同时作为交互式显示装置的显示单元和光传感单元的核心元件。
- 一种双材料氧化层结构的黑磷场效应管-201810258143.0
- 沈志豪;赵剑飞;江斌;王伟 - 南京邮电大学
- 2018-03-27 - 2018-08-21 - H01L29/12
- 本发明公开了一种双材料氧化层结构的黑磷场效应管，包括导电沟道、源区、漏区、栅极氧化层、源极、漏极、栅极；栅极氧化层位于导电沟道、源区、漏区外，栅极氧化层包括高介电常数栅极氧化层和低介电常数栅极氧化层；高介电常数栅极氧化层位于源区及导电沟道靠近源区的部分外；低介电常数栅极氧化层位于漏区及导电沟道靠近漏区的部分外。本发明与具有低介电常数的传统黑磷场效应管相比，具有更高的I on/I off比、跨导、移动电荷和平均速度；与具有高介电常数的传统黑磷场效应管相比，具有更低的量子电容，更小的固有延迟时间和更短的功率延迟。
- 一种聚苯二甲酸乙二酯衬底异质结构器件及其制备方法-201810133499.1
- 李昱材;张东;赵琰;王健;宋世巍;王刚;丁艳波;王晗;刘莉莹 - 沈阳工程学院
- 2018-02-09 - 2018-08-07 - H01L29/12
- 一种聚对苯二甲酸乙二酯衬底异质结构及其制备方法，属于薄膜制备技术领域。所述异质结构是在苯二甲酸乙二酯衬底层上依次制备第一AZO透明导电薄膜、SnO2材料层、VO2材料层、第二AZO透明导电薄膜及抗腐蚀保护层。本发明以苯二甲酸乙二酯材料衬底基片，采用SnO2作为缓冲层，VO2/SnO2异质结构结合，采用AZO作为透明导电电极，最后蒸镀耐腐蚀的TiN材料，可以制备出高质量廉价的器件；同时，该制备工艺简单，可实现规模生产。
- 一种具有金属半导体装置-201611038943.9
- 朱江 - 朱江
- 2016-11-23 - 2018-05-29 - H01L29/12
- 本发明为一种具有金属半导体装置，在半导体结漂移层内设置金属层，为网格结构或者多个平行金属线，设置半导体结并联半导体装置包括MIS、串连PN结、电荷补偿、电阻，以此促进反向偏压下漂移层快速耗尽，降低导通电阻，改善提高器件的开关速度。
- 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法-201710828635.4
- 张进成;徐雷;郝跃;任泽阳;张金风;宁静;林志宇 - 西安电子科技大学
- 2017-09-14 - 2018-02-23 - H01L29/12
- 本发明公开了一种基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制作方法，主要解决传统GaN高电子迁移率在高温大功率工作条件下性能退化的问题。其自下而上包括衬底、AlGaN/GaN异质结构和金属电极。其中衬底采用基于SOI结构异质外延生长得到的金刚石/硅/氮化镓复合衬底，金刚石层采用MPCVD工艺生长的多晶金刚石薄膜，其生长温度为900‑1100℃，厚度为50‑200μm；硅层为SOI结构上Si层；氮化镓层采用MOCVD工艺生长，其生长温度为1100±10℃，厚度为1.2‑2.5μm。本发明由于采用Si层很薄的复合衬底，提高了GaN高电子迁移率器件的散热特性，可应用于高温大功率工作条件。
- 碳化硅半导体器件-201480009968.9
- 和田圭司;斋藤雄;增田健良 - 住友电气工业株式会社
- 2014-02-04 - 2018-01-12 - H01L29/12
- 碳化硅半导体器件(1)具有碳化硅层(101)。碳化硅层(101)被提供有沟槽(TR)。在横截面图中，该沟槽(TR)具有作为第一侧壁表面(SW1)和底部(BT)之间的交点的第一角部(C1)，和作为第二侧壁表面(SW2)和底部(BT)之间的交点的第二角部(C2)。第一层(81)具有第二导电类型区(A)。在横截面图中，第二导电类型区(A)被布置成，与经过第一角部(C1)和第二角部(C2)中的任意角部的，并与形成碳化硅层(101)的碳化硅晶体的<0001>方向平行的线(11)相交。通过SP除以ST计算出的比率为不低于20％且不高于130％，其中在平面图中ST表示第一层(81)和第二层(82)之间的交界面(B)中的沟槽的总面积，SP表示第二导电类型区的总面积。因此，能够提供能实现抑制击穿电压降低的碳化硅半导体器件(1)。
- 半导体装置及其制造方法-201410046657.1
- 小嵜正芳;藤井隆弘 - 丰田合成株式会社
- 2014-02-10 - 2017-08-11 - H01L29/12
- 一种半导体装置，包括直径为2英寸或更大的半导体衬底；以及堆叠在半导体衬底上的使用包含氮化镓（GaN）的材料的N型半导体层。在N型半导体层区域的面上的多个位置处，碳（C）浓度的多个测量值的中值等于或低于1.0×1016cm‑3。中值与其他测量值之差的最大值低于5×1015cm‑3。
- 一种基于钛掺杂的高质量氧化硅薄膜及其制备方法-201710031840.8
- 董鹏;宋宇;代刚;冯晓龙;李沫;张健 - 中国工程物理研究院电子工程研究所
- 2017-01-17 - 2017-06-20 - H01L29/12
- 本发明提供一种基于钛掺杂的高质量氧化硅薄膜及其制备方法，所涉及到的器件包括但不限于MOS器件与双极型晶体管。通过在栅氧或者埋氧中掺入钛杂质，可以削弱氧空位与氢杂质的结合，并伴随着抑制了质子的释放，最终同时抑制SiO2/ Si界面态与SiO2中电荷的形成。利用这种钛掺杂的氧化硅作为栅氧或者埋氧层，可以克服以往Al、Cr、O、Si等掺杂只能抑制SiO2中电荷形成、不能显著降低SiO2/ Si界面态的不足，进而显著提高MOS、BJT等硅基器件的电学性能及其恶劣环境下使用的稳定性。
- Ga2O3系半导体元件-201280043335.0
- 佐佐木公平;东胁正高 - 株式会社田村制作所;独立行政法人情报通信研究机构
- 2012-09-07 - 2017-06-09 - H01L29/12
- 本发明提供一种高品质的Ga2O3系半导体元件。作为一个实施方式，提供Ga2O3系半导体元件（20），包含n型β‑Ga2O3基板（2），在n型β‑Ga2O3基板（2）上形成的β‑Ga2O3单晶膜（3），在β‑Ga2O3单晶膜（3）上形成的源电极（22a）、（22b），在n型β‑Ga2O3基板（2）的与β‑Ga2O3单晶膜（3）相反侧的面上形成的漏电极（25），在β‑Ga2O3单晶膜（3）中形成的连接源电极（22a）、（22b）的n型接触区域（23a）、（23b），以及在β‑Ga2O3单晶膜（3）上介由栅极绝缘膜（26）形成的栅电极（21）。
- 一种含有金属的半导体装置及其制备方法-201210028179.2
- 朱江;盛况 - 盛况
- 2012-01-14 - 2017-05-17 - H01L29/12
- 本发明了一种含有金属的半导体装置，通过金属改变半导体材料原有的能级分布，从而改变半导体材料电特性；本发明还涉及含有金属的半导体装置的制备方法；本发明的半导体装置是制造半导体器件和集成电路的基本结构。
- 一种低功耗高性能锗沟道量子阱场效应晶体管-201610954919.3
- 赵毅;李骏康;谢爽;张睿;徐明生 - 浙江大学
- 2016-11-03 - 2017-03-29 - H01L29/12
- 本发明公开了一种低功耗高性能的锗沟道量子阱场效应晶体管，包括半导体锗衬底；半导体锗衬底具有源端注入区和漏端注入区；源端注入区和漏端注入区之间的半导体锗衬底表面依次覆盖二维材料钝化层、栅极绝缘层和栅电极；源端注入区和漏端注入区均设有N+或P+有源注入区。本结构的量子阱晶体管在工作时能够获得比传统锗基金属氧化物半导体场效应晶体管更大的工作电流。栅叠层中的二维材料，由于其层数减少时能带结构会发生变化，特定层数对应的能带结构与锗的能带结构的相对位置偏差使锗沟道形成一个量子阱，这能有效地限制电子和空穴两种载流子的输运空间，减少载流子散射对迁移率的影响，提高器件工作电流，实现低功耗高性能的P型和N型晶体管。
- 一种金属氧化物薄膜晶体管及其制备方法-201611040116.3
- 王大鹏 - 陕西师范大学
- 2016-11-21 - 2017-03-22 - H01L29/12
- 本发明提供一种金属氧化物薄膜晶体管及其制备方法，所述的金属氧化物薄膜晶体管，包括衬底，呈层状设置在衬底上的栅极、栅绝缘层、金属氧化物半导体层和阻挡层，设置在最外层的钝化层，以及分别与金属氧化物半导体层连接的源极和漏极；含扩散元素绝缘体薄膜层相邻阻挡层设置在与金属氧化物半导体层相反的一侧；所述的扩散元素为氟、氮和氢元素中的任意一种。所述制备方法，采用如下方法，将含扩散元素绝缘体薄膜层相邻阻挡层设置在与金属氧化物半导体层相反的一侧，扩散元素为氟、氮和氢元素中的任意一种；将氟、氮或氢元素通过热扩散方法，扩散至薄膜晶体管的金属氧化物半导体层中，直至金属氧化物半导体薄膜和栅绝缘层的界面中。
- Si衬底上的Ⅲ‑N半导体层-201580008334.6
- 吕蒂斯·达吉斯;安德鲁·克拉克;南·范;埃德姆·阿尔昆 - 全斯鲁森特公司
- 2015-02-02 - 2016-11-16 - H01L29/12
- 一种在硅衬底上生长III‑N半导体材料的方法，包括在单晶硅衬底上生长外延稀土氧化物层、以及采用氮等离子体改性外延稀土氧化物层表面的步骤。所述方法进一步包括在外延稀土氧化物层的改性表面上生长低温外延氮化镓层、以及在低温外延氮化镓层上生长体外延III‑N半导体材料层的步骤。
- 碳化硅半导体器件及其制造方法-201480048603.7
- 增田健良 - 住友电气工业株式会社
- 2014-07-23 - 2016-05-04 - H01L29/12
- 一种SiC半导体器件(1)，其包括：SiC衬底(10)，形成在SiC衬底(10)的表面(10A)上的并由SiO2制成的栅极绝缘膜(20)，和形成在栅极绝缘膜(20)上的栅电极(30)。在从SiC衬底(10)和栅极绝缘膜(20)之间的界面(21)起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3。在从栅极绝缘膜(20)和栅电极(30)之间的界面(22)起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。
- 碳化硅半导体器件-201380056368.3
- 日吉透;增田健良;和田圭司;筑野孝 - 住友电气工业株式会社
- 2013-11-06 - 2015-07-01 - H01L29/12
- 一种碳化硅半导体器件(1)，具有碳化硅衬底(10)、栅绝缘膜(15)和栅电极(27)。碳化硅衬底(10)包括第一杂质区(17)、阱区(13)和第二杂质区(14)，第一杂质区(17)具有第一导电类型，阱区(13)接触第一杂质区(17)并且具有与第一导电类型不同的第二导电类型，第二杂质区(14)通过阱区(13)与第一杂质区(17)分开并且具有第一导电类型。栅绝缘膜(15)接触第一杂质区(17)和阱区(14)。栅电极(27)接触栅绝缘膜(15)并且相对于栅绝缘膜(15)与阱区(14)相对布置。向栅电极(27)施加的栅驱动电压的一半电压下的特征导通电阻小于所述栅驱动电压下的特征导通电阻的两倍。因此，可提供能够改进开关特性的碳化硅半导体器件(1)。
- 碳化硅半导体器件及其制造方法-201380055289.0
- 日吉透;斋藤雄 - 住友电气工业株式会社
- 2013-10-08 - 2015-06-24 - H01L29/12
- 提供了一种碳化硅衬底(10)，包括第一杂质区(17)、阱区(13)、以及通过阱区(13)与第一杂质区(17)分离的第二杂质区(14)。二氧化硅层(15)被形成为与第一杂质区(17)和阱区(14)接触。栅电极(27)被形成在二氧化硅层(15)上。含硅材料(22)被形成在第一杂质区(17)上。含硅材料(22)被氧化。二氧化硅层(15)包括第一杂质区(17)上的第一二氧化硅区(15a)和阱区(13)上的第二二氧化硅区(15b)。第一二氧化硅区(15a)的厚度大于第二二氧化硅区(15b)的厚度(T2)。因此，能够提供能够实现改进的开关特性并且抑制漏电流的减小的碳化硅半导体器件及其制造方法。
- 一种具有阈开关效应的多铁纳米颗粒及其制备方法-201510057391.5
- 王守宇;刘卫芳;徐训岭;张鸿;王旭;郭峰 - 天津师范大学
- 2015-02-04 - 2015-05-27 - H01L29/12
- 本发明公开了一种具有阈开关效应的多铁纳米颗粒半导体器件及其制备方法。该半导体器件是由导电的上、下电极与多铁纳米颗粒半导体组成，其中所述的上、下电极层为Pt、Au或Ag薄膜，所述的纳米颗粒半导体是特定元素掺杂的BiFeO3 纳米颗粒。多铁纳米颗粒采用溶胶—凝胶技术合成，以高纯度Bi(NO3)3·5H2O、Fe(NO3)3·9H2O和掺杂元素的硝酸盐为原料，用适量乙二醇辅以酒石酸将硝酸盐原料溶解，经过干燥凝胶和高温退火后得到特定元素掺杂的BiFeO3纳米颗粒；将纳米颗粒压片烧结，沉积电极层得到多铁半导体器件。本器件具有温度的室温阈开关效应，从而对提高纳米存储器件的潜在应用价值产生重要意义。
- 一种表面排列有磁性纳米线的基片及其制备方法-201410235930.5
- 相文峰;贺卓;董佳丽;岳义;赵昆 - 中国石油大学(北京)
- 2014-05-29 - 2014-12-03 - H01L29/12
- 本发明涉及一种表面排列有磁性纳米线的基片及其制备方法。该基片的表面具有有序排列的磁性纳米线。该基片的制备方法包括将磁性纳米线分散于分散溶液中，然后采用磁场使磁性纳米线形成有序排列，并沉积于基片表面的步骤。本发明利用纳米线材料的自身磁性，在磁场作用下，可以实现定向排列，能够实现大面积的、多种角度、多种方式、多种层次的可控的纳米材料排列，且操作简单，这些材料的大面积制备和排列，将极大地促进半导体器件规模化、集成化生产的发展。
- 通过低温工艺制造的薄膜半导体-201280065560.4
- Y·叶 - 应用材料公司
- 2012-12-17 - 2014-09-10 - H01L29/12
- 此处揭露的数个实施例有关于薄膜晶体管(TFT)与用以制造薄膜晶体管的方法。特别是，此处的实施例有关于用以在低温下形成半导体层的方法，半导体层用于TFT中。半导体层的形成可通过：沉积氮化物层或氮氧化物层，例如氮化锌或氮氧化锌，且接着将氮化物层为具有不同的氧成分的氮氧化物层。氮氧化物层通过将沉积的氮化物层暴露于约摄氏85度到约摄氏150度之间的温度下的湿空气来形成。暴露温度是低于一般用以直接地形成氮氧化物层或用以对氮氧化物层进行退火的沉积温度，退火可能在大约摄氏400度的温度下执行。
- 用于制造碳化硅半导体器件的方法-201280056792.3
- 和田圭司;增田健良 - 住友电气工业株式会社
- 2012-10-30 - 2014-07-30 - H01L29/12
- 漂移层(32)被形成在单晶衬底(20)上。漂移层(32)具有面向单晶衬底(20)的第一表面(S1)和与第一表面(S1)相反的第二表面(S2)，由碳化硅制成，具有第一导电类型。由碳化硅制成并具有第二导电类型的集电极层(30)形成在漂移层(32)的第二表面(S2)上。通过去除单晶衬底(20)，暴露漂移层(32)的第一表面(S1)。体区(33)和发射极区(34)被形成。体区(33)被布置在漂移层(32)的第一表面(S1)中，具有不同于第一导电类型的第二导电类型。发射极区(34)被布置在体区(33)上，通过体区(33)与漂移层(32)分离，具有第一导电类型。
- 半导体器件及其制造方法-201280054479.6
- 增田健良;和田圭司;日吉透;松川真治 - 住友电气工业株式会社
- 2012-11-07 - 2014-07-09 - H01L29/12
- MOSFET(1)设置有：第一沟槽(16)，其向主表面(10a)侧打开；衬底(10)，其包括碳化硅，在其主表面(10A)侧打开，其中形成有比第一沟槽(16)浅的第二沟槽(17)；栅极绝缘膜(20)；栅电极(30)；以及源电极(50)，其被定位为以便接触第二沟槽(17)的侧表面(17a)的顶部。衬底(10)包括：源极区(15)、体区(14)、以及漂移区(13)。第一沟槽(16)被形成为贯穿通过源极区(15)和体区(14)并且延伸到漂移区(13)中。第二沟槽(17)被形成为贯穿通过源极区(15)并且延伸到体区(14)。
- 碳化硅半导体器件及其制造方法-201280053367.9
- 林秀树;增田健良 - 住友电气工业株式会社
- 2012-10-11 - 2014-07-02 - H01L29/12
- 本发明包括具有第一导电类型的第一、第三和第四区域(10、14、以及15)，以及具有第二导电类型的第二区域(13)。第二区域(13)设置有暴露第一区域(10)的多个通孔。第三区域(14)包括接触部分(14M)、连接部分(14W)、以及填充部分(14Jb)。接触部分(14M)接触第二区域(13)的第一部分(13a)。连接部分(14W)从接触部分(14M)延伸到第二区域(13)中的多个通孔中的每一个。填充部分(14Jb)填充第二区域(13)中的多个通孔中的每一个。第四区域(15)被设置在第二区域(13)的第一部分(13a)上。
- 用于制造半导体器件的方法和半导体器件-201280049775.7
- 增田健良;和田圭司;日吉透 - 住友电气工业株式会社
- 2012-09-26 - 2014-06-25 - H01L29/12
- 用于制造半导体器件的方法包括：制备由碳化硅制成的衬底（30）的步骤；在该衬底（30）中，形成在衬底（30）的一个主表面（30A）侧上开口的沟槽（15）的步骤；以及在包括沟槽（15）的表面的区域中形成氧化物膜（40）的步骤。在形成氧化物膜（40）的步骤中，在包含氧的气氛中，在1250℃或更高的温度下加热衬底（30）。
- 碳化硅半导体器件及其制造方法-201280051725.2
- 增田健良;畑山智亮 - 住友电气工业株式会社;国立大学法人奈良先端科学技术大学院大学
- 2012-09-12 - 2014-06-25 - H01L29/12
- 碳化硅层（50）包括具有第一导电类型的第一区（51）、提供在第一区上并具有第二导电类型的第二区（52），以及设置在第二区（52）上并具有第一导电类型的第三区（53）。具有内表面的沟槽（TR）形成在碳化硅层（50）中。沟槽（TR）穿过第二和第三区（52，53）。沟槽（TR）的内表面具有第一侧壁（SW1）以及位置比第一侧壁（SW1）更深并具有包括第二区（52）的部分的第二侧壁（SW2）。第一侧壁（SW1）的斜率小于第二侧壁（SW2）的斜率。
- 半导体器件-201180063838.X
- 增田健良;日吉透;和田圭司 - 住友电气工业株式会社
- 2011-10-05 - 2014-06-04 - H01L29/12
- MOSFET（1）包括碳化硅衬底（10）、有源层（20）、栅氧化物膜（30）和栅电极（40）。有源层（20）包括当向栅电极（40）供给电压时在其中形成反型层的p型体区（22）。反型层的电子迁移率μ，与和受主浓度Na的倒数成比例的电子迁移率μ的依赖关系相比，更强地依赖于p型体区（22）的沟道区（29）中的受主浓度Na。p型体区（22）的沟道区（29）中的受主浓度Na不小于1×1016cm-3且不大于2×1018cm-3。沟道长度（L）等于或小于0.43μm。沟道长度（L）等于或长于沟道区（29）中的耗尽层的扩展宽度d。用d=D·Na-C表示扩展宽度d。
- 制造碳化硅半导体器件的方法-201280042349.0
- 日吉透;增田健良;和田圭司 - 住友电气工业株式会社
- 2012-08-15 - 2014-05-07 - H01L29/12
- 在n型碳化硅衬底（90）上形成p型集电极层（101e）。在集电极层（101e）的顶表面侧上形成n型漂移层（102）。形成设置在漂移层（102）上的p型体区（103）以及设置在体区（103）上以通过体区（103）与漂移层（102）分离的n型发射极区（204）。通过移除碳化硅衬底（90）来暴露集电极层（101e）的底表面侧（101B）。
- 碳化硅半导体器件及其制造方法-201280037159.X
- 日吉透;增田健良;和田圭司 - 住友电气工业株式会社
- 2012-08-14 - 2014-04-09 - H01L29/12
- 衬底（1）具备相对于参考面具有5°以下的偏离角的主表面（MS）。参考面在六方晶系的情况下是{000-1}面且在立方晶系的情况下是{111}面。碳化硅层外延形成在衬底的主表面（MS）上。碳化硅层具备沟槽（6），沟槽（6）具有彼此相对的第一和第二侧壁（20a，20b）。第一和第二侧壁（20a，20b）中的每一个都包括沟道区。而且，第一和第二侧壁（20a，20b）中的每一个在六方晶系的情况下基本上都包括{0-33-8}面和{01-1-4}面之一，在立方晶系的情况下基本上包括{100}面。
- 碳化硅半导体器件的制造方法-201280037160.2
- 日吉透;增田健良;和田圭司 - 住友电气工业株式会社
- 2012-08-14 - 2014-04-09 - H01L29/12
- 通过沉积法在碳化硅层上形成掩膜层（17）。图案化掩膜层（17）。使用图案化的掩膜层（17）作为掩膜，通过蚀刻移除碳化硅层的一部分，形成具有侧壁（20）的栅沟槽（6）。在栅沟槽（6）的侧壁（20）上形成栅绝缘膜（8）。在该栅绝缘膜上形成栅电极。碳化硅层具有六方和立方晶体类型中的一种，并且在碳化硅层为六方晶型的情况下栅沟槽的侧壁基本包括{0-33-8}面和{01-1-4}面中的一个，并且在碳化硅层为立方晶型的情况下栅沟槽的侧壁基本包括{100}面。
- 专利分类
