[发明专利]半导体基板及其制造方法

说明书

技术领域

本发明涉及半导体基板、场效应晶体管、半导体基板的制造方法以及场效应晶体管的制造方法。此外，本申请是接受平成21年度、NEDO、“纳米电子学半导体新材料·新构造纳米电子设备技术开发-硅平台上III-V族半导体沟道晶体管技术的研究开发”委托研究产业技术力增强法第19条的应用的专利申请。

背景技术

将III-V族化合物半导体层用于沟道层的III-V族MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor；金属-绝缘体-半导体场效应晶体管)的电子迁移率高，被期待作为适合高频动作以及大功率动作的开关设备。另外，III-V族MISFET有望作为将硅用于沟道材料的Si CMOSFET(Complementary Metal-Oxide-Semiconductor Field Effect Transistor；互补金属氧化物半导体场效应晶体管)的替代元件。在以III-V族MISFET构成互补型元件来制造LSI(Large Scale Integration；大规模集成电路)的情况下，若考虑能利用已有制造装置以及已有工序，则优选在硅基板上形成III-V族MISFET。

此外，在非专利文献1～2中记载了将III-V族化合物半导体层用于沟道层的MISFET。另外，在非专利文献3中记载了半导体与绝缘体的界面所形成的能级(在本说明书中称为“界面能级”)的降低例如在以硫化物来处理化合物半导体的表面方面是有效的。

非专利文献1：Ren，F.et al.Demonstration of enhancement-mode p-and n-channel GaAs MOSFETs with Ga₂O₃(Gd₂O₃)As gate oxide.Solid State Electron.41，1751-1753(1997).

非专利文献2：Chin，H.C.et al.Silane-ammonia surface passivation for gallium arsenide surface-channel n-MOSFETs.IEEE Electron Device Lett.30，110-112(2009).

非专利文献3：S.Arabasz,et al.著,Vac.80卷(2006年)，888页

发明内容

(发明要解决的课题)

要在硅基板上制造III-V族MISFET，需要在硅基板上形成III-V族化合物半导体层。然而，由于III-V族化合物半导体层与硅基板的晶格失配大，因此难以通过外延结晶生长来形成高质量的III-V族化合物半导体层。

另一方面，考虑利用作为光设备的集积化技术而熟知的DWB(direct wafer bonding；晶片直接键合)法，即直接贴合基板的方法来在硅基板上形成III-V族化合物半导体层。然而在DWB法中，因对硅基板与III-V族化合物半导体层进行贴合，有时会对III-V族化合物半导体层造成结晶缺陷的发生等的损坏。若该损坏的大小超过在将III-V族化合物半导体层用作MISFET的沟道层时所能容许的损坏的大小，则变得难以将该III-V族化合物半导体层作为MISFET的沟道层进行使用。特别是在III-V族化合物半导体层的厚度极薄的超薄膜体构造的MISFET中，对III-V族化合物半导体层的损坏更明显。

进而，对进一步提高III-V族MISFET的性能的需求强劲，特别是对实现高的载流子的迁移率的需求强劲。沟道层与栅极绝缘层的界面存在界面能级，若载流子在此被陷俘，则载流子的迁移率会因库仑散射等而下降，因此期望进一步降低界面能级。另外，MIS界面即使具有一定程度高的界面能级密度，也期望通过实施将该界面能级的影响抑制得低的策略来提高FET的性能。

本发明的目的在于，提供一种III-V族MISFET，在DWB法中的贴合时不仅能减小III-V族化合物半导体层所受的损坏，而且能将受到的损坏的影响以及界面能级的影响抑制得低，还具有高的载流子的迁移率。

(用于解决课题的手段)