[实用新型]半导体封装基板

说明书

技术领域

本实用新型涉及一种封装基板，尤其指一种用于封装堆栈结构(Package on Package，POP)的半导体封装基板。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，于是堆加多个封装结构以形成封装堆栈结构(Package on Package，POP)，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，借由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。

然而，现行封装堆栈结构借由焊锡球堆栈两封装结构，该焊锡球的尺寸变异不易控制，所以容易造成该两封装结构之间呈倾斜接置、共平面性不良，以致于产生接点偏移等问题。此外，当堆栈的高度需增加时，该焊锡球的直径需增加，导致该焊锡球所占用的封装基板表面积增加，因而使封装基板表面上的布线与电子组件布设的空间受到压缩而影响堆栈焊垫(PoP pad)间距无法持续微缩。同时，此封装堆栈结构中，该焊锡球的体积增加后，将容易产生桥接现象。此外，对于以覆晶方式接置半导体芯片的封装基板而言，于封装过程面临覆晶焊垫区底胶(underfill)溢胶容易污染该些堆栈焊垫的表面等问题，而导致产品的良率损失。

因此，现有利用金属柱配合焊锡材料的堆栈方式，以避免上述缺点。如图1所示，现有半导体封装基板1包括：一基板本体10、绝缘保护层12a，12b、第一金属柱13a以及第二金属柱13b。所述的基板本体10的上、下表面10a，10b上具有线路层11a，11b，该线路层11a，11b具有多个焊垫111a，111b以结合芯片或焊球，且上表面10a的线路层11a还具有多个第一与第二电性接触垫110a，110b。所述的绝缘保护层12a，12b设于该基板本体10及线路层11a，11b上，且于该绝缘保护层12a，12b上形成有开孔120a，120b，以令该些第一与第二电性接触垫110a，110b外露于该些开孔120a，120b。所述的第一金属柱13a设于该些第一电性接触垫110a上。所述的第二金属柱13b设于该些第二电性接触垫110b上。

该半导体封装基板1借由该第一与第二金属柱13a，13b配合焊锡材料以堆栈另一封装基板，而形成封装堆栈结构。因该第一与第二金属柱13a，13b于回焊时不会变形，所以可避免上述的种种缺失。

然而，现有半导体封装基板1中，是借由电镀方式形成金属柱，其高度均匀性仍有控制不佳的现象，如图1所示，该第二金属柱13b的高度h高于该第一金属柱13a的高度t，致使后续堆栈工艺时，两封装结构之间仍有倾斜、共平面性不良等问题，因而造成产品的可靠度不佳。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

实用新型内容

鉴于上述现有技术的缺失，本实用新型的主要目的在于揭露一种半导体封装基板，于后续堆栈工艺时，各该半导体封装基板之间不会发生倾斜、共平面性不良等问题。

本实用新型所揭示的半导体封装基板，包括：基板本体，其具有相对的两表面，该两表面上具有线路层，而至少一表面上的线路层具有多个第一与第二电性接触垫：绝缘保护层，其设于该基板本体及该线路层上，且于该绝缘保护层上形成有开孔，以令该些第一与第二电性接触垫外露于该些开孔；第一导电柱，其设于该些开孔中的第一电性接触垫上；第二导电柱，其设于该些开孔中的第二电性接触垫上，且该第二导电柱的高度高于该第一导电柱的高度；第一导电结合层，其形成于该第一导电柱上，以令该第一导电柱与第一导电结合层形成第一外接结构；以及第二导电结合层，其形成于该第二导电柱上，以令该第二导电柱与第二导电结合层形成第二外接结构，使该第一外接结构的高度等于该第二外接结构的高度。

前述的半导体封装基板中，该线路层还可具有多个焊垫。

前述的半导体封装基板中，该些第一与第二导电柱可为金属柱，如铜柱。

前述的半导体封装基板中，该第一与第二导电结合层可为导电膏，如铜膏。

另外，前述的半导体封装基板还可包括形成于该第一与第二外接结构上的表面处理层。该表面处理层的厚度较佳可大于3um。形成该表面处理层的材质可为电镀镍/金、化镍浸金(ENIG)或化镍钯浸金(ENEPIG)。或者，该表面处理层为位于内层的化镀铜层及位于外层的电镀铜层。