[发明专利]伪FinFET结构及其制造方法

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种伪FinFET结构及其制造方法。

背景技术

晶体管是现代集成电路的关键部件。为了满足速度持续加快的要求，晶体管的驱动电流需要持续增大。由于晶体管的驱动电流与晶体管的栅极宽度成正比，所以优选的是具有较大宽度的晶体管。

然而，栅极宽度的增大与减小半导体器件尺寸的要求相冲突。由此，发展出了鳍式场效应晶体管(FinFET)。

FinFET的引入所具有的优势在于，在没有因占用更大芯片区域而产生的成本的情况下增大了驱动电流。然而，FinFET晶体管的小尺寸导致在其生产和制造过程中产生了各种问题。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：有源FinFET，位于衬底上方，其中，所述有源FinFET包括一个或多个有源半导体鳍状件，所述有源FinFET具有四个面；第一伪FinFET，位于所述衬底上方，其中，所述第一伪FinFET包括一个或多个伪半导体鳍状件，所述第一伪FinFET与所述有源FinFET的第一面横向相邻；第二伪FinFET，位于所述衬底上方，其中，所述第二伪FinFET包括一个或多个伪半导体鳍状件，所述第二伪FinFET与所述有源FinFET的第二面横向相邻；第三伪FinFET，位于所述衬底上方，其中，所述第三伪FinFET包括一个或多个伪半导体鳍状件，所述第三伪FinFET与所述有源FinFET的第三面横向相邻；以及第四伪FinFET，位于所述衬底上方，其中，所述第四伪FinFET包括一个或多个伪半导体鳍状件，所述第四伪FinFET与所述有源FinFET的第四面横向相邻。

在所述半导体器件中，所述有源半导体鳍状件平行于伪半导体鳍状件。

在所述半导体器件中，所述有源半导体鳍状件垂直于伪半导体鳍状件。

在所述半导体器件中，进一步包括：第一有源半导体鳍状件，具有第一宽度；第二有源半导体鳍状件，所述第二有源半导体鳍状件与所述第一有源半导体鳍状件横向间隔开第一间隔；以及第二间隔，包括所述第一宽度和所述第一间隔，其中，所述有源FinFET与所述第一伪FinFET、所述第二伪FinFET、所述第三伪FinFET和所述第四伪FinFET横向间隔开第三间隔，所述第三间隔是所述第二间隔的十分之一至所述第二间隔的五倍。

在所述半导体器件中，所述第一伪FinFET的伪半导体鳍状件垂直于所述第二伪FinFET的伪半导体鳍状件。

在所述半导体器件中，所述有源FinFET进一步包括位于所述有源半导体鳍状件上方的栅极结构。

在所述半导体器件中，所述第一伪FinFET进一步包括位于伪有源鳍状件上方的伪栅极结构。

在所述半导体器件中，所述有源半导体鳍状件具有与伪半导体鳍状件相同的宽度和相同的长度。

在所述半导体器件中，伪半导体鳍状件长于且宽于所述有源半导体鳍状件。

在所述半导体器件中，伪半导体鳍状件短于且窄于所述有源半导体鳍状件。

根据本发明的另一方面，提供了一种Fin FET器件，包括：第一FinFET，位于衬底上方，所述第一FinFET包括多个第一半导体鳍状件，所述第一FinFET与有源器件电连接；以及第二FinFET，位于所述衬底上方，所述第二FinFET包括多个第二半导体鳍状件，所述多个第二半导体鳍状件垂直于所述多个第一半导体鳍状件，并且所述第二FinFET与全部有源器件电隔离。

在所述FinFET器件中，进一步包括：第一FinFET，进一步包括：第一半导体鳍状件，具有第一侧壁；第二半导体鳍状件，具有第二侧壁，所述第二鳍状件与所述第一鳍状件横向相邻并且相互平行，所述第二侧壁是与所述第一侧壁分别相应的侧壁；以及从所述第一侧壁至所述第二侧壁测量出的第一间隔，其中，所述第一FinFET与所述第二FinFET横向间隔开第二间隔，所述第二间隔是所述第一间隔的十分之一至所述第一间隔的五倍。

在所述FinFET器件中，进一步包括：位于所述衬底上方的第三FinFET，所述第三FinFET包括多个第三半导体鳍状件，并且所述第三FinFET与全部有源器件电隔离，所述第三FinFET器件与所述第一FinFET横向间隔开所述第二间隔。

在所述FinFET器件中，所述多个第三半导体鳍状件平行于所述多个第二半导体鳍状件。

在所述FinFET器件中，所述多个第三半导体鳍状件垂直于所述多个第二半导体鳍状件。