[发明专利]半导体封装件及其制法

说明书

技术领域

本发明关于一种半导体堆栈技术，尤指一种半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件高整合度（integration）及微小化（miniaturization）的封装需求，需要于单一封装基板上承载更多的半导体芯片及电子组件。目前半导体封装件的种类繁多，例如：光电装置（opto electronic devices）或微机电系统（Micro Electro Mechanical Systems,MEMS）等。

图1所示为一种具有感光芯片11的半导体封装件，其于一BT（Bismaleimide-Triazine）制成的封装基板1上承载感光芯片11与电子组件10，该感光芯片11通过导线12电性连接该封装基板1与电子组件10，该电子组件10也通过导线12电性连接该封装基板1，且该电子组件10可为特殊功能集成电路(Application Specific Integrated Circuit,ASIC)。于后续制程中，以覆盖层（图未示）包覆该感光芯片11与电子组件10，且于该感光芯片11上方形成透镜（lens，图未示），最后于该封装基板1上植设焊球（图未示），以将该半导体封装件结合于电路板（图未示）上。

然而，现有技术中，感光芯片11与电子组件10设置于该封装基板1的同一表面上，所以该封装基板1需规划两处作用区域C和D供承载感光芯片11和电子组件10及结合导线12之用，导致该封装基板1的使用面积W无法缩减，以致于半导体封装件于该电路板上的占用面积无法缩减，因而电子产品难以满足微小化的需求。因此，如何克服现有技术的问题，实为一重要课题。

发明内容

为解决上述现有技术的问题，本发明的主要目的在于提出一种半导体封装件及其制法，可缩减半导体封装件于该电路板上的占用面积，而利于达到产品微小化的需求。

本发明的半导体封装件及其制法，将一感光芯片堆栈于一电子组件上，且该电子组件为含硅基板，再以多条导线电性连接该含硅基板与该感光芯片；接着，形成覆盖层于该含硅基板上，以包覆该感光芯片与所述导线，再于该覆盖层上形成胶体透镜。

本发明所述的半导体封装件，包括：含硅基板；感光芯片，置放于该含硅基板上；多条导线，其电性连接该含硅基板与该感光芯片；覆盖层，其形成于该含硅基板上，以包覆该感光芯片和所述导线；以及胶体透镜，其形成于该覆盖层上。

本发明所述的半导体封装件的制法，包括：于一含硅基板上设置一感光芯片；以多条导线电性连接该含硅基板与该感光芯片；形成覆盖层于该含硅基板上，以包覆该感光芯片和所述导线；以及通过模具于该覆盖层上形成胶体透镜。

由上可知，本发明的半导体封装件及其制法，通过将感光芯片堆栈于含硅基板上，不仅因无需使用现有技术的封装基板而可降低材料成本，且因该半导体封装件的底面积仅为该含硅基板的面积，而大幅缩减半导体封装件于该电路板上的占用面积，以利于达到电子产品微小化的需求。

附图说明

图1为现有半导体封装件于封装前的侧剖示意图；

图2A至图2E为本发明半导体封装件的制法的第一实施例的侧剖示意图；以及

图3A至图3D为本发明半导体封装件的制法的第二实施例的侧剖示意图。

附图中符号的简单说明如下：

1：封装基板；10：电子组件；11,21：感光芯片；12,22：导线；2：半导体封装件；20：含硅基板；200：电性连接垫；201：导电穿孔；202：线路结构；203：保护层；203a：开孔；210：电极垫；23：覆盖层；24：导电组件；25：胶体透镜；A：感光区；S:底面积；C,D:作用区域；W:使用面积。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。