[发明专利]半导体装置及其制造方法

说明书

相关申请的交叉引用

本申请基于于2012年3月26日提交的在先日本专利申请No.2012-070391，并要求享有其优先权权益；其全部内容通过参考并入本文中。

技术领域

本文所述的实施例总体上涉及半导体装置及其制造方法。

背景技术

与硅（Si）相比，碳化硅（SiC）具有优异的物理特性；其具有三倍大的带隙，约10倍大的击穿场强和约3倍大的热导率。通过利用这些特性，可以实现高温性能优异的低损耗半导体装置。

利用这些SiC特性的此类半导体装置可以包括金属氧化物半导体场效应晶体管（MOSFET）和绝缘栅双极晶体管（IGBT）。在这些装置结构中，栅电极平面结构具有比平面型构图更精细且集成密度更高的优点，并期望进一步降低导通电阻。

在使用SiC的半导体装置的特性中，提高击穿电压非常重要。

附图说明

图1是示出根据第一实施例的半导体装置的结构的示意性截面图；

图2A和2B是示出电场缓和（relaxation）状态的示意性截面图；

图3A和3B示出了电荷图；

图4-8是示出半导体装置制造方法的示意性截面图；以及

图9A和9B是示出其它半导体装置的实例的示意性截面图。

具体实施方式

通常，根据一个实施例，半导体装置包括第一半导体区、第二半导体区、第三半导体区、第四半导体区、控制电极、浮动电极和绝缘膜。第一半导体区包含碳化硅。第二半导体区设置在第一半导体区上且包含第一导电类型的碳化硅。第三半导体区设置在第二半导体区上且包含第二导电类型的碳化硅。第四半导体区设置在第三半导体区上且包含第一导电类型的碳化硅。控制电极设置在第四半导体区、第三半导体区和第二半导体区中所形成的沟槽中。浮动电极设置在控制电极与沟槽的底表面之间。绝缘膜设置在沟槽与控制电极之间、沟槽与浮动电极之间以及控制电极与浮动电极之间。

以下将参照附图来描述各个实施例。

附图是示意性或概念性的，以至于在每个部件的厚度与宽度之间的关系以及部件之间的尺寸比并非总是真实的。在不同的附图中，即使相同的部件也可以以不同的尺寸或比例来表示。

在说明书和附图中，对实例中的相同部件给出了相同的附图标记，并将适当地省略关于相同部件的详细描述。

在以下描述中，作为一个实例，给出了具体实例，在该具体实例中，将第一导电类型假定为n型，将第二导电类型假定为p型。

此外，在以下描述中，n⁺、n和n^-以及p⁺、p和p^-的符号表示这些导电类型的杂质浓度的相对水平。即，“n⁺”表示比“n”相对更高的杂质浓度，而“n^-”表示比“n”相对更低的杂质浓度。此外，“p⁺”表示比“p”相对更高的杂质浓度，而“p^-”表示比“p”相对更低的杂质浓度。

（第一实施例）

图1是示出根据第一实施例的半导体装置的结构的示意性截面图。

如图1中所示，根据该实施例的半导体装置110包括第一半导体区1、第二半导体区2、第三半导体区3、第四半导体区4、控制电极20、绝缘膜30和浮动电极40。半导体装置110是包含SiC的MOSFET。

第一半导体区1包含第一导电类型（n⁺型）的SiC。例如，在包含第一导电类型（n⁺型）的SiC的衬底S上形成第一半导体区1。例如，第一半导体区1是MOSFET的漏极区。

在第一半导体区1上设置第二半导体区2。第二半导体区2包含第一导电类型（n^-型）的SiC。例如，通过外延生长在衬底S的上表面S1上形成第二半导体区2。第二半导体区2是MOSFET的漂移区。

在实施例中，假定将垂直于衬底S的上表面S1的方向称为Z方向，一个垂直于Z方向的方向称为X方向，垂直于Z方向和X方向的方向称为Y方向。此外，假定从衬底S指向第二半导体区2的方向称为向上方向，从第二半导体区2指向衬底S的方向称为向下方向（下侧）。

在第二半导体区2上设置第三半导体区3。第三半导体区3包含第二导电类型（p型）的SiC。第三半导体区3是MOSFET的p型基极区。