[发明专利]用于半导体的粘合剂组合物、粘合剂膜和半导体装置

说明书

技术领域

本发明涉及用于半导体的粘合剂组合物和包括该组合物的粘合剂膜。更具体地，本发明涉及具有两个不连续的固化带以便低温固化和高温固化同时分别进行的用于半导体的粘合剂组合物，从而能够去除半固化和后固化（PMC）或减少它们的时间；具体地，使1次循环后孔隙的比率能够减少到15%或更小，其中，在省略半固化工艺的情况下通常形成孔隙。

背景技术

半导体装置的高容量可在质量方面通过电路集成而获得，其中每单位面积的电池的数量是增加的，或者在数量方面通过封装而获得，其中芯片一个在另一个的上面彼此堆叠。

在封装技术中，通常使用几个芯片用粘合剂一个堆叠在另一个上面并且用引线接合彼此电连接的多芯片封装（下文中“MCP”）。

当同样大小的芯片在半导体封装中在垂直方向上堆叠时，隔离物事先接合到芯片上以确保引线接合的空间。然而，在这种情况下，添加了单独的接合工艺而带来不方便。近年来，为简化工艺，已经提议直接提供下部芯片的接合引线到粘合剂膜，该粘合剂膜将要粘附在上部芯片的下表面上。为此目的，粘合剂层具有流动性以允许接合引线在芯片接合温度（通常在100～150℃）时渗入粘合剂层。如果粘合剂层具有低的流动性，难于避免例如引线塌陷或压缩的质量劣化。

因此，具有高流动性的粘合剂用于解决具有低流动性的粘合剂的不能容纳粘合引线的问题。然而，由于由粘合剂的高流动性导致的粘合剂层的过度粘着、在芯片接合工艺中由芯片卷曲引起的接合表面的低平整度或基板具有不规则的表面，具有高流动性的粘合剂层在粘合剂层和基板之间的界面会形成孔隙。在半固化或EMC成型中，孔隙被固定而不是被去除，引起在半导体芯片堆叠中的缺陷或在恶劣条件下的可靠性劣化。因此，虽然可建议在粘附同种类型的芯片后进行半固化，但是由于工艺的增加，该操作不方便且引起产率的下降。具体地，半固化在150℃进行1小时，实际上1.5～2小时的长时间，引起产率的劣化。因而，需要通过在芯片接合后减少半固化的时间或去除半固化来改善生产效率，但是半固化时间的减少引起孔隙比率增加的问题。

此外，需要在175℃进行后固化(PMC)工艺2小时以完成芯片贴装和EMC成型后的固化。

因此，需要能够通过减少包括芯片贴装、EMC成型和PMC成型的一系列半导体工艺的时间而改善生产效率，而不劣化用于半导体粘合剂的性质，从而提供高可靠性产品的粘合剂组合物。

发明内容

本发明的目的在于克服上述问题，本发明的一个方面提供一种能够在芯片接合工艺后减少或去除半固化工艺的用于半导体的粘合剂组合物，及包括所述粘合剂组合物的粘合剂膜。

本发明的另一个方面提供一种在1次循环后可消除或最小化孔隙产生的用于半导体的粘合剂组合物，其中，所述孔隙通常在缩短或去除所述半固化工艺的情况下形成；及包括所述粘合剂组合物的粘合剂膜。

本发明的再一个方面提供一种在芯片贴装之后的各种固化工艺后通过给予残余固化率（residual curing rate）以允许有效地去除EMC成型中的孔隙的用于半导体的粘合剂组合物，及包括所述粘合剂组合物的粘合剂膜。

本发明的又一个方面提供一种允许去除PMC工艺（在175℃2小时）的用于半导体的粘合剂组合物，及包括所述粘合剂组合物的粘合剂膜。

本发明的又一个方面提供一种也可应用于需要接合引线渗入特性的FOW的用于半导体的粘合剂组合物，及包括所述粘合剂组合物的粘合剂膜。

本发明的又一个方面提供一种在EMC成型中可去除孔隙产生从而满足接合同类半导体芯片的预期的可加工性和可靠性的用于半导体的粘合剂组合物，及包括所述粘合剂组合物的粘合剂膜。

本发明的实施方式涉及用于半导体的粘合剂组合物。

在本发明的一个方面中，用于半导体的粘合剂组合物在65～350℃的温度显示出两个放热峰，其中，第一放热峰在比第二放热峰低的温度出现。此处，所述粘合剂组合物在第一放热峰带具有由公式1计算的70%～100%的固化率：

[公式1]

[（在0循环时的热值-1次循环后的热值）/在0循环时的热值]×100%。

在这个方面，所述粘合剂组合物在第二放热峰带具有由公式1计算的0～20%的固化率。

在本发明的另一个方面中，所述用于半导体的粘合剂组合物在65～350℃的温度显示出两个放热峰，其中，第一放热峰在比第二放热峰低的温度出现。此处，所述粘合剂组合物在1次循环后具有15%或更少的孔隙比率