[发明专利]半导体封装

说明书

技术领域

本发明有关于一种半导体封装，特别是有关于一种覆晶封装体的阻焊层设计。

背景技术

对现有技术中的覆晶封装体而言，众所周知覆晶填充材料(underfill)通过大幅降低导电凸块的应力的方式来保护导电凸块。然而，覆晶填充材料本身会遭受剪应力(shear stress)或掀拉应力(peeling stress)，因而会导致失效模式(failure mode)。举例来说，具有空隙(voids)或微裂缝(microcracks)的有瑕疵的覆晶填充材料，在高低温循环条件（under temperature cycling condition）下会导致裂缝(cracks)或分层(delamination)等问题。

因为有机覆晶填充材料和无机导线(inorganic conductive trace)之间的热膨胀系数(coefficient ofthermal expansion，CTE)的不匹配，所以会在例如覆晶填充材料和导线的两种材料的界面产生分层(delamination)，而上述分层为失效模式的其中一种。当覆晶填充材料分层产生时，因为覆晶填充材料的保护能力丧失和覆晶填充材料分层造成应力上升(stress concentration arising)，而通常导致导电凸块产生疲劳裂缝(fatigue crack)。

在本技术领域中，需要一种不具有覆晶填充材料分层问题的新的覆晶封装体。

发明内容

由此，本发明的目的在于提供改良式的半导体封装，以解决覆晶填充材料分层的问题。

一种半导体封装的范例实施方式，包括：基板；阻焊层，设置于所述基板上，且具有延伸部分，所述延伸部分覆盖所述第一导线的一部分，其中所述阻焊层的所述延伸部分的宽度大于所述第一导线的所述部分的宽度；以及半导体芯片，设置于所述第一导线的上方。

一种半导体封装的另一范例实施方式，包括：基板；第一导线，设置于所述基板上；阻焊层，设置于所述基板上，且具有延伸部分，所述延伸部分覆盖所述第一导线的一部分，其中所述阻焊层的所述延伸部分具有垂直侧壁，所述垂直侧壁凸出于与其相邻的所述第一导线的所述部分的侧壁；以及半导体芯片，设置于所述第一导线的上方。

本发明所公开的半导体封装，通过阻焊层与第一导线的配合，可改善现有技术中的在覆晶填充材料和导线之间发生的覆晶填充材料分层的问题。

对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。

附图说明

图1本发明一实施例的半导体封装的俯视图。

图2为沿图1的A-A'切线的剖视图。

图3为沿图1的B-B'切线的剖视图。

图4为本发明另一实施例的半导体封装的俯视图。

图5为沿图4的A-A'切线的剖视图。

图6为沿图4的B-B'切线的剖视图。

具体实施方式

在权利要求书及说明书中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本权利要求书及说明书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在权利要求书及说明书中所提及的「包括」为开放式的用语，故应解释成「包括但不限定于」。以下以各实施例详细说明并伴随着图式说明的范例，作为本发明的参考依据。在图式或说明书描述中，相似或相同的部分均使用相同的图号。且在图式中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，图式中各组件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的组件，为所属技术领域中具有通常知识者所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。