[发明专利]半导体集成电路及其制造方法

权利要求书

1.一种半导体集成电路，所述半导体集成电路包括：

被保护电路，所述被保护电路与提供电源电压的两条电源线相连；

检测电路，所述检测电路包括在所述两条电源线之间串联连接的电阻元件和电容元件，并且用来基于所述电阻元件与所述电容元件之间的元件间连接节点的电位变动检测在所述电源线中产生的电涌；以及

保护晶体管，所述保护晶体管连接于所述两条电源线之间，并且设置有与所述检测电路的输出相连的控制电极，所述被保护电路、所述检测电路和所述保护晶体管形成在同一半导体基板中，其中，

所述保护晶体管的所述控制电极为下面两种中的一种：由与所述被保护电路中的相同沟道导电型的晶体管具有功函数差异的不同的电极材料形成的控制电极，及由用于形成功函数差异的不同的导电型的半导体电极材料形成的控制电极，以使所述保护晶体管具有与所述被保护电路中的所述晶体管不同的阈值电压，从而每单位沟道宽度的漏电流的量与所述被保护电路中的所述晶体管相比更小。

2.根据权利要求1所述的半导体集成电路，其中，

具有第一导电型沟道的所述保护晶体管和所述被保护电路中具有所述第一导电型沟道的晶体管形成在所述半导体基板中且被分隔在两个第二导电型的阱中，并且

所述被保护电路中具有所述第二导电型的沟道的晶体管形成在所述半导体基板中的所述第一导电型的阱中。

3.根据权利要求2所述的半导体集成电路，其中，

具有所述第二导电型沟道的所述晶体管的控制电极和所述保护晶体管的控制电极是由相同厚度的半导体膜形成的，所述半导体膜中以相同的浓度导入了所述第二导电型的杂质，并且

所述被保护电路中的具有所述第一导电型的沟道的所述晶体管的控制电极是由厚度与导入了所述第二导电型杂质的半导体膜相同的半导体膜形成的。

4.根据权利要求3所述的半导体集成电路，其中，

所述保护晶体管设有如下区域作为所述第二导电型的阱中的杂质区域：

沟道形成区域，所述沟道形成区域位于所述保护晶体管的控制电极的正下方，

源极区域，所述源极区域隔着低浓度杂质区域与所述沟道形成区域的一侧接触，并且所述源极区域具有比所述低浓度杂质区域的杂质浓度高的杂质浓度，以及

漏极区域，所述漏极区域与所述沟道形成区域的从所述保护晶体管的控制电极的正下方朝着另一侧延伸的部分相接触。

5.根据权利要求4所述的半导体集成电路，其中，

所述被保护电路中具有所述第一导电型沟道的所述晶体管设有如下区域作为所述第二导电型的阱中的杂质区域：

沟道形成区域，所述沟道形成区域位于其控制电极的正下方，

源极区域，所述源极区域隔着低浓度杂质区域与所述沟道形成区域的一侧接触，并且所述源极区域具有比所述低浓度杂质区域的杂质浓度高的杂质浓度，以及

漏极区域，所述漏极区域隔着另一低浓度杂质区域与所述沟道形成区域的另一侧接触，并且所述漏极区域具有比所述另一低浓度杂质区域的杂质浓度高的杂质浓度。

6.根据权利要求5所述的半导体集成电路，其中，

对于具有所述第一导电型沟道的所述保护晶体管和所述被保护电路中的具有所述第一导电型沟道的晶体管而言，基于所述两条电源线间提供的所述电源电压施加至所述漏极区域的电压高于施加至所述源极区域的电压。

7.根据权利要求5或6所述的半导体集成电路，其中，

所述保护晶体管的栅极长度与所述被保护电路中的具有所述第一导电型沟道的晶体管的栅极长度是相等的，所述栅极长度为所述控制电极在所述源极区域和所述漏极区域的分隔方向上的尺寸。

8.根据权利要求3～6中任一项所述的半导体集成电路，其中，

所述第一导电型是负型，所述第二导电型是正型，并且

所述半导体膜是多晶硅膜。

9.根据权利要求3～6中任一项所述的半导体集成电路，其中，

所述第一导电型是正型，所述第二导电型是负型，并且

所述半导体膜是多晶硅膜。