[发明专利]具有支撑体的封装基板及其制法

说明书

技术领域

本发明涉及一种封装基板，尤指一种具有支撑体的封装基板及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，且同时迈向微型化(miniaturization)的发展。目前用于承载芯片的载板种类中，以导线架(lead frame)作为芯片承载件的半导体封件的型态及种类繁多，如现有四边形平面封装结构(Quad Flat package，QFP)。因此，遂发展出了一种新的四边扁平无导脚(Quad Flat Non-leaded，QFN)封装结构，以缩小封装结构的尺寸。

请参阅图1A至图1F，其为现有QFN封装结构1的制法的剖面示意图。

如图1A所示，于一载板10上形成铜层11。

如图1B所示，于该铜层11上经图案化微蚀以形成多个电性接触垫12与置晶垫13。

如图1C所示，于该些电性接触垫12与置晶垫13上形成表面处理层14，该表面处理层14由镍层(图中下层)与金层(图中上层)所构成。

如图1D所示，移除该些电性接触垫12与置晶垫13周围多余的铜层11，以形成封装基板1a。

如图1E所示，于该置晶垫13上承载芯片17并借由焊线170电性连接该些电性接触垫12，再形成封装胶体18于该载板10上，以包覆该些电性接触垫12、置晶垫13、芯片17与焊线170。

如图1F所示，移除该载板10，以外露出该些电性接触垫12的底部与置晶垫13的底部。

惟，现有QFN封装结构1的制法，仅能于该载板10的其中一侧上形成该些电性接触垫12与置晶垫13，所以一次制程仅能制造出一批封装基板1a，供封装制程使用，导致生产效率不佳，而难以降低制作成本。

另一方面，以封装基板作为芯片承载件的封装结构中，该封装基板可分为硬质材与软质材，一般用于球门阵列封装(Ball Grid Array，BGA)的封装基板为多选择硬质材。

请参阅图1A’至图1E’，其为现有封装结构1’的剖面示意图。

如图1A所示，首先，提供一具有相对的第一表面13a与第二表面13b的芯层13’，该芯层13’的第一与第二表面13a，13b上分别具有铜层11a，11b。

如图1B所示，于该芯层13’的第二表面13b上以激光形成多个贯穿孔130，以令该第一表面13a的铜层11a外露于该些贯穿孔130。

如图1C所示，图案化该铜层11a，11b，利用导电层10’进行电镀铜材，以于该芯层13’的第一及第二表面13a，13b上分别形成第一及第二线路层12a，12b，且于该些贯穿孔130中形成导电通孔120以电性连接该第一及第二线路层12a，12b，又该第一及第二线路层12a，12b分别具有多个第一及第二电性接触垫120a，120b。

如图1D所示，于该芯层13’的第一及第二表面13a，13b上分别形成一绝缘保护层16，且填满该导电通孔120。该绝缘保护层16具有多个开孔160，以令该些第一及第二电性接触垫120a，120b对应外露于各该开孔160，以制成该封装基板1a’。接着，于该些第一及第二电性接触垫120a，120b的外露表面上形成表面处理层14。

如图1E所示，于该绝缘保护层16上承载芯片17并借由多个焊线170电性连接该第二电性接触垫120b，再形成封装胶体18以包覆该芯片17与焊线170，且于该些第一电性接触垫120a上植接焊球19，以制成封装结构1’。为了符合微小化与可靠度的需求，于目前制程技术中，该芯层13’的厚度可缩小至60um。

惟，随着微小化的需求增加，厚度为60um的芯层13’已无法满足封装件的微小化需求，但若使该芯层13’的厚度小于60um，该封装基板1a’的总板厚R将小于130um，导致生产作业性不佳，例如：该封装基板1a’于各制程作业站中移动时容易卡板，而不利于生产，又即使能够生产，在运送或封装时也容易因厚度太薄而弯翘或破裂，导致无法使用或产品不良。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的主要目的在于揭露一种具有支撑体的封装基板及其制法，可提升生产效率，以降低制作成本。