[发明专利]半导体装置

说明书

技术领域

本发明涉及具有IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolar Transistor)或功率MOSFET等功率器件的半导体装置，尤其涉及具备耐压保持或短路保护功能的半导体装置。

背景技术

具有在主电极间施加高电压的功率器件的半导体装置，需要耐压保持和短路保护。即，具有功率器件的半导体装置要求具有高的耐压，且，即使主电极间短路的场合也具有在一定时间内不会令功率器件劣化的短路耐量。

为了将功率器件高耐压化，一般使半导体装置具备称为保护环(guard ring)或场板(field plate)的结构。保护环指的是以包围形成功率器件的元件区域的方式形成为环形的PN结区域。保护环以同心圆状设置多个，从而构成耐压保持区域。又，利用保护环的众所周知的效果(作用)来进行在半导体装置的半导体层中的电场缓冲。

场板指的是在功率器件的栅电极-漏电极间的衬底表面上隔着绝缘膜配置的电极。场板上往往被施加与功率器件的栅极电压相当的电压。利用场板的众所周知的效果(作用)来进行在半导体装置的半导体层中的电场缓冲。如上所述，为了耐压保持而采用保护环或场板。

另一方面，为了提高功率器件的短路耐量，考虑提高功率器件的导通电阻的方案，从而即使功率器件的主电极间被施加高电压的场合也能抑制大电流流过。在专利文献1-7中记载了关于其它耐压保持或短路保护的已知技术。

专利文献1：日本特开平04-212468号公报

专利文献2：日本特开平11-330456号公报

1003文献3：日本特开平04-000768号公报

专利文献4：日本特开2006-173437号公报

专利文献5：日本特开平06-338512号公报

专利文献6：日本特开平04-332173号公报

专利文献7：日本特开2005-217152号公报

由于正常电位没有固定(浮动)，上述的(多个)保护环具有在元件区域侧(内侧)电场强、外周侧电场平缓的倾向。该场合，存在由于延伸半导体层(元件侧区域)中发生的耗尽层的效果并不充分，得不到所需耐压的问题。此外，还存在为了提高耐压必须扩大耐压保持区域的问题。在使用场板的场合也同样地存在耐压保持(提高耐压)不充分或芯片无法微细化/小型化的问题。

此外，为了提高短路耐量而提高功率器件的导通电阻，这样就会直接导致功率器件的电气特性下降，即性能降低。具体地说，存在难以进行功率器件的低耗电化或高输出化的问题。

发明内容

本发明为了解决上述那样的课题构思而成，其目的在于提供无需特别扩大耐压保持区域而进行有效的耐压保持或者通过提高短路耐量来改善性能的半导体装置。

本发明的半导体装置的特征在于具备：功率器件，该功率器件形成在具有半导体层的半导体衬底上，多个保护环，以包围该功率器件的方式形成在该半导体衬底上，以及电压施加部件，对该多个保护环中越靠外周侧的保护环施加越高的电压。

本发明的半导体装置，具有半导体层、在该半导体层上形成的栅电极、在该半导体层上形成的漏电极和在该半导体层上形成的源电极，其特征在于：

在该半导体层上具备形成在该栅电极与该漏电极之间的绝缘膜；在该绝缘膜内形成的多个绝缘膜内电极；以及电压施加部件，该电压施加部件对该多个绝缘膜内电极中越靠该漏电极侧的绝缘膜内电极施加越高的电压。

本发明的半导体装置，在具有半导体层的功率器件表面上形成栅电极、漏电极、和源电极，其特征在于具备：埋入绝缘膜，该埋入绝缘膜形成在该半导体层中；多个埋入绝缘膜内电极，形成在该埋入绝缘膜中且该漏电极与该栅电极之间；电压施加部件，对该多个埋入绝缘膜内电极中越靠该漏电极侧的埋入绝缘膜内电极施加越高的电压。

本发明的半导体装置，具有半导体层、在该半导体层表面形成的栅电极、在该半导体层表面形成的发射极、和该半导体层背面形成的集电极，其特征在于具备：

栅极布线，用于向该栅电极传送栅极驱动信号；延迟电路，对该栅极驱动信号进行延迟；以及接地部件，当输入该延迟电路的输出电压和该半导体层的电压，且该延迟电路的输出电压和该集电极的电压均为高电平时，将该栅极布线接地。

本发明的半导体装置，具有半导体层、在该半导体层表面形成的栅电极、漏电极、和源电极，其特征在于具备：