[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体的制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着半导体结构制造技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小(目前已经可以达到纳米级)，随着半导体器件尺寸的缩小，迁移率的提升成为保持晶体管性能的关键。可以使用应变技术，通过导入局部的单向拉应力或压应力到MOSFET的沟道以提升MOSFET沟道内的载流子迁移率，从而最终提升半导体器件的性能。

目前使用内嵌的应变源/漏区来向MOSFET的沟道区提供应力，以提升MOSFET的性能。一方面，想使沟道区内的载流子迁移率提高，理想状态是提供向沟道区施加强应力；另一方面，在高温退火的过程中，MOSFET的源/漏区中的强应力会引起晶格错位和缺陷，从而影响MOSFET的性能。

发明内容

本发明的目的在于提供一种半导体结构及其制造方法，以避免对强应变的源/漏区进行高温退火时强应力引起的晶格错位和缺陷。

一方面，本发明提供了一种半导体结构的制造方法，该方法包括：

a)提供由第一半导体材料构成的衬底，在该衬底中形成隔离区，在该衬底之上形成栅极堆叠，并在栅极堆叠的两侧形成源漏延伸区；

b)在栅极堆叠的侧壁上形成侧墙；

c)以带有侧墙的栅极堆叠为掩模，对衬底进行刻蚀，在带有侧墙的栅极堆叠与隔离区之间形成凹陷；

d)在所述凹陷内生长不同于第一半导体材料的第二半导体材料，形成伪源/漏区；

e)形成至少一层覆盖整个半导体结构的介质层；

f)去除所述至少一层介质层的一部分以形成到达所述伪源/漏区的接触孔，移除所述伪源/漏区形成源/漏区空腔；

g)在所述源/漏区空腔内形成替换源/漏区，并在所述接触孔内形成与该替换源/漏区电连接的接触塞。

相应地，本发明还提供了一种半导体结构，该半导体结构包括：

第一半导体材料构成的衬底；

形成在所述衬底之上的栅极堆叠，从衬底表面向上包括栅介质层、导电栅极材料层、以及覆盖层，所述栅极堆叠侧壁上形成有侧墙；

位于侧墙下方的衬底中的源漏延伸区；

位于栅极堆叠两侧的，由第二半导体材料构成的替换源/漏区，其下表面低于所述栅介质层与衬底的交界面，并至少部分嵌于所述衬底中。

本发明提供的半导体结构及其制造方法使用了替换的源/漏区，有效避免了对强应变的源/漏区进行高温退火时强应力引起的晶格错位和缺陷。此外，在该半导体结构的形成过程中采用较低的退火处理温度，所述替换源/漏区的材料可选用高Ge比重的SiGe(应用于PMOS)或SiC(应用于NMOS)，这两种材料的形成的所述替换源/漏区产生强应变，向MOSFET的沟道区施加强应力，提升了MOSEFT的性能。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是根据本发明的半导体结构的制造方法的一个具体实施方式的流程图；

图2至图12是根据本发明的一个具体实施方式按照图1示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖视结构示意图；

图13至图15是根据图2至图12示出的半导体结构在形成替换源/漏区时的另一种具体实施方式的各个制造阶段的剖视结构示意图；

图16和图17是根据图2至图12示出的半导体结构在形成源/漏区空腔时的另一种具体实施方式的各个制造阶段的剖视结构示意图；

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。