[发明专利]用于半导体结构接触的隔离件

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及用于半导体结构接触的隔离件

背景技术

由于集成电路(IC)的发展，半导体工业一直在追求改进IC的性能或尺寸。许多改进集中在更小特征尺寸以便能够提高IC的速度。随着特征尺寸的减小，增加了IC上的器件(例如，晶体管、二级管、电阻器、电容器等)的密度。随着密度的增加，通常减少了器件之间的距离，这允许在器件之间有更小的电阻和电容。因此，能够减少阻容(RC)时间常数。

其他改进集中在用不同材料去实现有益效果。衬底上的不同材料的外延生长被用于获得有益效果。例如，衬底上不同材料的生长能够有助于引入材料的应力和应变以增加电荷载流子的迁移率。而且，外延生长材料(如材料中的掺杂物)的电电气特性能够用于更好地获得较好的晶体结构，同时具有掺杂物离子以减少电阻或者增加迁移率。

然而，材料的外延生长可以生成小平面(faceting)。当对所述材料蚀刻开口，从而在开口中形成接触件时，小平面可能是个问题。如果开口稍微未对准，例如位于小平面上方，开口有可能不能蚀刻到外延材料。如果开口没有被蚀刻到所述小平面，则接触件的导电材料将不能与小平面物理接触。因此，接触件不能接触到导致开路接触的小平面。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构包括：外延区域，位于衬底中，所述外延区域的顶面高于所述衬底的顶面，所述外延区域具有在所述衬底的所述顶面和所述外延区域的所述顶面之间的小平面；栅极结构，位于所述衬底上方；接触隔离件，所述接触隔离件横向位于所述外延区域的小平面和所述栅极结构之间；以及，蚀刻停止层，所述蚀刻停止层位于所述接触隔离件以及所述外延区域的所述顶面中的每个上方并且邻接所述接触隔离件和所述外延区域的所述顶面中的每个，所述接触隔离件的蚀刻选择性与所述蚀刻停止层的蚀刻选择性的比率等于或小于3∶1。

在该半导体结构中，所述蚀刻停止层的材料与所述接触隔离件的材料相同。

该半导体结构进一步包括：层间介电层，位于所述蚀刻停止层上方；以及接触件，穿过所述层间介电层，所述接触件电连接到所述外延区域。

在该半导体结构中，所述蚀刻停止层和所述接触隔离件均为氮化硅。

在该半导体结构中，所述栅极结构包括：栅极介电层，位于所述衬底上方；栅电极，位于所述栅极介电层上方；和栅极隔离件，沿着所述栅电极的侧壁和所述栅极介电层的侧壁，所述栅极隔离件的侧壁邻接所述接触隔离件，所述接触隔离件邻接所述小平面。

在该半导体结构中，所述接触隔离件没有位于所述外延区域的顶面上方。

根据本发明的另一方面，提供了一种用于形成半导体结构的方法，所述方法包括：在衬底中形成外延区域，所述外延区域具有在所述衬底的顶面和所述外延区域的顶面之间的小平面，所述衬底具有在所述衬底的顶面上方的栅极结构；隔离件材料横向沉积在所述小平面和所述栅极结构之间；以及在所述隔离件材料和所述外延区域上方沉积蚀刻停止层，所述蚀刻停止层邻接所述隔离件材料和所述外延区域中的每个，所述隔离件材料的蚀刻选择性与所述蚀刻停止层的蚀刻选择性的比率等于或小于3∶1。

该方法进一步包括：在所述蚀刻停止层上方沉积层间介电层；形成开口，所述开口穿过所述层间介电层到达所述外延区域；以及在所述开口中沉积导电材料。

在该方法中，所述栅极结构包括：栅电极和沿着所述栅电极的侧壁的栅极隔离件，硬掩模位于所述栅电极上方，所述隔离件材料沿着所述栅极隔离件的外侧壁沉积，去除所述硬掩模而所述隔离件材料沿着所述栅极隔离件的所述外侧壁。

该方法进一步包括：去除所述隔离件材料的一部分，所述隔离件材料的顶面与所述外延区域的顶面大体上共面。

在该方法中，所述隔离件材料和所述蚀刻停止层均为氮化硅。

在该方法中，所述栅极结构包括：栅电极和沿着所述栅电极的侧壁的栅极隔离件，所述隔离件材料邻接所述栅极隔离件的外侧壁并且邻接所述小平面。

在该方法中，所述蚀刻停止层进一步沿着所述栅极结构的侧壁形成并且形成在所述栅极结构上方。