[发明专利]多芯片堆栈的封装件及其制法

权利要求书

1.一种多芯片堆栈的封装件，其包括：

基板；

多个具有电极垫的半导体芯片，其交错地堆栈于该基板上，各该半导体芯片突出于邻接的该半导体芯片，各该半导体芯片上接置有对应电性连接该电极垫的导接端，该导接端的一端则突出于各该半导体芯片的一侧边；以及

导电组件，其用以电性连接该基板及该导接端。

2.根据权利要求1所述的多芯片堆栈的封装件，其特征在于，该封装件还包括U形导接端，其中间段连接该电极垫，且该U形导接端的两端突出于各该半导体芯片的该侧边。

3.根据权利要求1所述的多芯片堆栈的封装件，其特征在于，该半导体芯片上还设有导线架本体部。

4.根据权利要求3所述的多芯片堆栈的封装件，其特征在于，该本体部包括一矩形体或多个L形体。

5.根据权利要求1所述的多芯片堆栈的封装件，其特征在于，该导接端借由异方性导电胶电性连接至各该电极垫。

6.一种多芯片堆栈的封装件，其包括：

基板；

多个具有电极垫的半导体芯片，其堆栈于该基板上，各该半导体芯片上接置有对应电性连接该电极垫的导接端，该导接端的一端突出于各该半导体芯片的一侧边，且该等半导体芯片间还设有导线架本体部；以及

导电组件，其用以电性连接该基板及该导接端。

7.根据权利要求6所述的多芯片堆栈的封装件，其特征在于，该导接端借由异方性导电胶电性连接至各该电极垫。

8.一种多芯片堆栈的封装件的制法，其包括：

于一基板上交错地堆栈多个具有电极垫的半导体芯片，各该半导体芯片突出于邻接的该半导体芯片，各该半导体芯片上接置有对应电性连接该电极垫的导接端，且该导接端的一端突出于各该半导体芯片的一侧边；以及

以多个导电组件电性连接该基板及该导接端。

9.根据权利要求8所述的多芯片堆栈的封装件的制法，其特征在于，该半导体芯片的制作步骤包括：

于一承载板上接置具有多个电极垫的基材；

切割该基材，而成为多个具有该电极垫的半导体芯片；

于该等半导体芯片上接置横跨该等半导体芯片的导线架，且该导线架具有多个对应电性连接至该电极垫的导接端；

切割该导线架，并令各该导接端的一端突出于各该半导体芯片的一侧边；以及

移除该承载板，以分离该等半导体芯片。

10.根据权利要求9所述的多芯片堆栈的封装件的制法，其特征在于，该导线架还具有本体部，该本体部与导接端分别接置在不同的该半导体芯片上。

11.根据权利要求10所述的多芯片堆栈的封装件的制法，其特征在于，于切割该导线架后，还包括移除该本体部。

12.根据权利要求8所述的多芯片堆栈的封装件的制法，其特征在于，该导接端借由异方性导电胶电性连接至各该电极垫。

13.根据权利要求9所述的多芯片堆栈的封装件的制法，其特征在于，切割该导线架的切割线宽度小于切割该基材的切割线宽度。

14.根据权利要求9所述的多芯片堆栈的封装件的制法，其特征在于，该导线架包括多个具有该导接端的U形体，各该U形体的两端分别电性连接至不同该半导体芯片的电极垫。

15.根据权利要求14所述的多芯片堆栈的封装件的制法，其特征在于，该导线架的切割包括先切割各该U形体的中间段，再切割各该U形体的两臂段。

16.根据权利要求14所述的多芯片堆栈的封装件的制法，其特征在于，切割各该U形体的中间段后，还包括借由该U形体的两臂段进行电性测试，再切割各该U形体的两臂段。

17.根据权利要求9所述的多芯片堆栈的封装件的制法，其特征在于，该导线架呈网状分布并连接全部该等半导体芯片。

18.根据权利要求9所述的多芯片堆栈的封装件的制法，其特征在于，部分该导接端借由一中间段相连以构成U形导接端，其中间段连接该电极垫，且该U形导接端的两端突出于各该半导体芯片的一侧边。