[发明专利]用于3DIC测试的结构设计

说明书

技术领域

本发明涉及半导体领域，具体而言，本发明涉及用于3DIC测试的结构设计。

背景技术

在集成电路的封装中，多个封装元件可以包在相同的封装件中。封装元件可以包括器件管芯、插件、封装衬底、和印刷电路板(PCB)等。

通常，在封装之前，测试(探测)器件晶圆，以使能够选择和封装已知良好管芯，同时不封装不合格的管芯。在封装完成之后，还要对得到的封装件进行探测，以使不合格的封装件可以被识别出来。不合格的封装件可能是由缺陷接头、在封装工艺中发生的损伤、以及由插件、封装衬底、和PCB引入的问题引起的。然而，在封装完成之后，即使在测试中可以识别出缺陷封装件，也难以隔离问题的确切位置，并因此难以使用探测结果来指导将来的制造工艺。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括：第一工件，所述第一工件包括：第一含铜柱，具有顶面和侧壁；第一保护层，位于所述第一含铜柱的侧壁上而不位于所述第一含铜柱的顶面上方；测试焊盘，包括第二含铜柱，所述第二含铜柱具有顶面和侧壁，其中所述测试焊盘电连接至所述第一含铜柱；以及第二保护层，位于所述第二含铜柱的侧壁上，而不位于所述第二含铜柱的顶面上方，其中，所述第一保护层和所述第二保护层包含铜和聚合物的化合物，并且其中，所述第一保护层和所述第二保护层是介电层。

在上述器件中，其中，所述第二含铜柱的水平尺寸大于所述第一含铜柱的水平尺寸。

在上述器件中，进一步包括第一非铜金属层和第二非铜金属层，所述第一非铜金属层位于所述第一含铜柱的顶面上方并接触所述第一含铜柱的顶面，以及所述第二非铜金属层位于所述第二含铜柱的顶面上方并接触所述第二含铜柱的顶面。

在上述器件中，进一步包括第一非铜金属层和第二非铜金属层，所述第一非铜金属层位于所述第一含铜柱的顶面上方并接触所述第一含铜柱的顶面，以及所述第二非铜金属层位于所述第二含铜柱的顶面上方并接触所述第二含铜柱的顶面，并且上述器件进一步包括金属处理面，所述金属处理面接触所述第一非铜金属层的顶面和侧壁以及所述第二非铜金属层的顶面和侧壁。

在上述器件中，进一步包括聚酰亚胺层，其中，所述第一含铜柱和所述第二含铜柱包含位于所述聚酰亚胺层上方并与所述聚酰亚胺层重叠的部分，并且其中，所述第一保护层和所述第二保护层不包括在所述聚酰亚胺层的顶面上延伸的水平部分。

在上述器件中，进一步包括：第二工件，位于所述第一工件上方；以及电连接件，所述电连接件将所述第二工件接合至所述第一工件，其中所述电连接件至少包括直接位于所述第一含铜柱的上方并电连接至所述第一含铜柱的部分。

在上述器件中，进一步包括：第二工件，位于所述第一工件上方；以及电连接件，所述电连接件将所述第二工件接合至所述第一工件，其中所述电连接件至少包括直接位于所述第一含铜柱的上方并电连接至所述第一含铜柱的部分，并且上述器件进一步包括模塑料，所述第二工件被模制在所述模塑料中，其中，所述测试焊盘不接合至任何其他工件。

根据本发明的另一方面，还提供了一种器件，包括：第一工件，所述第一工件包括：介电层，位于所述第一工件的表面处；第一金属焊盘和第二金属焊盘，位于所述介电层下方，并彼此齐平，其中所述第一金属焊盘和所述第二金属焊盘彼此电连接；含铜柱，具有顶面和侧壁，其中，所述含铜柱的顶面位于所述介电层的顶面上方，并且其中，所述含铜柱与一部分所述第一金属焊盘重叠；非铜金属层，位于所述含铜柱的顶面的上方，并接触所述含铜柱的顶面；金属处理面，位于所述非铜金属层的顶面和侧壁的上方，并接触所述非铜金属层的顶面和侧壁；测试焊盘，位于所述第二金属焊盘的上方，其中所述测试焊盘和所述金属饰面处理面由相同的材料形成，并通过所述第一金属焊盘和所述第二金属焊盘彼此电连接。

在上述器件中，其中，所述测试焊盘和所述金属处理面具有选自基本上由化学镍化学钯浸金(ENEPIG)、化学镍浸金(ENIG)、和直接浸金(DIG)组成的组的结构。

在上述器件中，进一步包括保护层，所述保护层位于所述含铜柱的侧壁上而不位于所述含铜柱的顶面上方，其中，所述保护层包括铜和聚合物的化合物，并且其中所述保护层是介电层。

在上述器件中，其中，所述测试焊盘的水平尺寸大于所述含铜柱的水平尺寸。

在上述器件中，其中，所述介电层包括聚酰亚胺层。