[发明专利]电子元件封装结构

说明书

技术领域

本发明涉及一种集成电路，且特别是涉及一种电子元件封装结构。

背景技术

传统的功率元件是采上下电极结构分别设置在芯片的两个表面上。由于功率芯片的耗能极高，尤其是应用于电动车的功率芯片，多在千瓦等级以上，所以散热是一大挑战。现在使用的功率模块还是属传统的功率元件是采上下电极的结构，这样的结构在封装上同时要使用打线及焊接方式完成模块封装，其制作工艺步骤较为复杂且其封装设备成本又相当高。

发明内容

本发明的目的在于提供一种电子元件封装结构可以利用简单的方式完成封装，且具有较多的散热面积，以提升散热效能，增加可靠度。

为达上述目的，本发明提出一种电子元件封装结构，包括半导体元件、第一保护层、第一导体焊垫、第二导体焊垫以及至少一导通结构。半导体元件包括半导体基极、第一导电型基体区、第二导电型掺杂区、第一介电、第二介电层、射极、集极以及栅极。半导体基极具有第一表面与第二表面，第一表面与第二表面相对。集极位于半导体基极的第二表面上。第一导电型基体区位于半导体基极的第一表面上。第二导电型掺杂区位于第一导电型基体区中。栅极位于半导体基极的第一表面上，覆盖部分所述第一导电型基体区与部分所述第二导电型掺杂区，且栅极以第一介电层与半导体基极的第一表面、第一导电型基体区与第二导电型掺杂区相隔绝。第二介电层覆盖栅极，第二介电层中具有开口，且开口贯穿第二导电型掺杂区，而延伸至开口的底部裸露出第一导电型基体区。射极位于半导体基极的第二介电层上，并且填充于开口中，电连接第二导电型掺杂区与第一导电型基体区。第一保护层位于栅极周围的半导体基极的第一表面上。第一导体焊垫位于第一保护层上。第二导体焊垫位于半导体基极的第二表面上的集极上方。上述导通结构贯穿第一保护层、导体基极的第一表面与第二表面以及集极。导通结构包括导体柱与第二保护层。导体柱电连接第一导体焊垫与第二导体焊垫。第二保护层位于导体柱与半导体基极之间。

依据本发明一实施例所述，其特征在于还包括第一凸块与第二凸块。第一凸块与所述第一导体焊垫电连接。第二凸块与所述射极电连接。

依据本发明一实施例所述，其特征在于所述第一导体焊垫包括凸块下金属层。

依据本发明一实施例所述，其特征在于所述第一导体焊垫的材料包括镍或金，或其合金。

依据本发明一实施例所述，其特征在于所述第二导体焊垫的材料包括金属或是金属合金。

依据本发明一实施例所述，其中所述第二导体焊垫的材料包括铜或是铝，或其合金。

依据本发明一实施例所述，特征在于还包括第一导体焊线与第二导体焊线。第一导体焊线与所述第一导体焊垫电连接。第二导体焊线，与所述射极电连接。

依据本发明一实施例所述，其特征在于所述导体柱的材料包括金属或是金属合金。

依据本发明一实施例所述，其特征在于所述导体柱的材料包括铜、钨或铝，或其合金。

依据本发明一实施例所述，其特征在于所述第一保护层的材料包括二氧化硅、氮化硅或氮化铝。

依据本发明一实施例所述，其特征在于所述第二保护层的材料包括二氧化硅、氮化硅或氮化铝。

依据本发明一实施例所述，其特征在于所述第一导电型基体区包括P型基体区且所述第二导电型掺杂区包括N型掺杂区，或所述第一导电型基体区包括N型基体区且所述第二导电型掺杂区包括P型掺杂区。本发明又提出一种电子元件封装结构，包括：半导体元件、保护层与导体焊垫。半导体元件包括半导体基极、第一导电型基体区、第二导电型掺杂区、第一介电、第二介电层、射极、集极以及栅极。半导体基极的第一表面上包括第一区、第二区与第三区，第三区位于第一区与第二区之间。集极位于半导体基极的第二区上。第一导电型基体区位于半导体基极的第一表面上。第二导电型掺杂区位于第一导电型基体区中。栅极位于半导体基极的第一区上方，覆盖部分所述第一导电型基体区与部分所述第二导电型掺杂区。栅极以第一介电层与半导体基极的第一表面、第一导电型基体区与第二导电型掺杂区相隔绝。第二介电层覆盖栅极，第二介电层中具有开口，且开口贯穿第二导电型掺杂区，而延伸至开口的底部裸露出第一导电型基体区。射极位于半导体基极的第二介电层上，并且填充于开口中，电连接第二导电型掺杂区与第一导电型基体区。保护层位于第三区上。导体焊垫位于集极上。

依据本发明一实施例所述，其特征在于还包括第一凸块与第二凸块。第一凸块与所述导体焊垫电连接。第二凸块与所述射极电连接。

依据本发明一实施例所述，其特征在于所述导体焊垫包括凸块下金属层。