[发明专利]封装结构及其制法

说明书

技术领域

本发明涉及一种封装结构及其制法，尤指一种具有高密度的输入/输出端的封装结构及其制法。

背景技术

随着半导体芯片的封装技术愈趋进步，电子产品的尺寸愈趋轻薄短小，及高性能芯片的需求随之上升，又高性能芯片的输入/输出(I/O)端的数量也变得愈来愈多，造成输入/输出(I/O)端之间的间距愈来愈小，也就是金属凸块也必须随之缩小，而芯片接合(die bonding)的困难度也愈来愈高。

请参阅图1A、图1B与图1B’，其为现有芯片接合的作法的剖视图，其中，图1B’为图1B的另一情况。

如图1A所示，提供高性能的第一芯片11与第二芯片12，其表面分别具有多个第一电性接点111与第二电性接点121，且各该第二电性接点121上形成有金属凸块13。

如图1B与图1B’所示，开始进行芯片接合工艺，即以该金属凸块13对应接合于该第二电性接点121，但由于该第一电性接点111与第二电性接点121之间的间距狭小，因此即使对位上仅有些许偏差，即有可能形成假焊点或是焊点受到应力集中的影响而断裂，引起可靠性(reliability)问题，如图1B所示；或者，焊点错位，而造成错误的接合结果，如图1B’所示。

因此，如何避免上述现有技术中的种种问题，以解决芯片接合时的对位问题，进而提升封装结构的可靠性，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种封装结构及其制法，能有效对位并接合，以成为高可靠性的封装结构。

本发明的封装结构包括：第一基板，其具有多个第一焊垫；第二基板，其具有多个第二焊垫；以及第一导电组件，其对应连接各该第二焊垫与各该第一焊垫，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度。

本发明还提供另一种封装结构，其包括：第一基板，其具有多个第一焊垫及多个第一电性接点；第二基板，其具有多个第二焊垫及多个第二电性接点；第一导电组件，其对应连接各该第二焊垫与各该第一焊垫；以及第二导电组件，其对应连接各该第一电性接点与各该第二电性接点，其中，该第一导电组件大于第二导电组件。

本发明还提供一种封装结构的制法，其包括：提供一具有多个第一焊垫的第一基板与具有多个第二焊垫的第二基板，于各该第二焊垫上具有第一导电组件，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度；以及令各该第二焊垫借由该第一导电组件对应电性连接各该第一焊垫。

本发明还提供另一种封装结构的制法，其包括：提供一具有多个第一焊垫及第一电性接点的第一基板与具有多个第二焊垫及第二电性接点的第二基板，且于各该第二焊垫上具有第一导电组件，各该第一电性接点或第二电性接点上具有第二导电组件；连接该第一基板与第二基板，仅使该第二焊垫上的第一导电组件接触该第一焊垫；回焊该第一导电组件，使该第一导电组件连接该第一焊垫，借由该第一导电组件提供一拉力，使该第一基板与第二基板相对地移动；以及借由该第二导电组件连接该第一电性接点与第二电性接点，以使该第一基板电性连接至该第二基板。

由上可知，因为本发明通过于待接合的两基板上巧妙设计焊垫与其对应的导电组件，以使于合理对位偏离范围内，借由该导电组件与焊垫的作用力而自动对位与校正位置，减少接合对位的偏移，并增进封装结构的可靠度，进而可利用低精度的接合机台实现高精度的接合，以减少设备成本的支出。

附图说明

图1A、图1B与图1B’为现有芯片接合的作法的剖视图，其中，图1B’为图1B的另一情况。

图2A至图2D为本发明的封装结构及其制法的剖视图，其中，图2A’至图2D’分别为图2A至图2D的局部俯视图，图2A”为图2A的第一基板的俯视图，图2A-1、图2A-2、图2A-3与图2A-4为图2A的不同实施例。

图3A至图3D为本发明的封装结构的第一焊垫的不同实施例。

图4A至图4D为本发明的封装结构的第二焊垫的不同实施例。

主要组件符号说明

11    第一芯片

111   第一电性接点

12    第二芯片

121   第二电性接点

13    金属凸块

21    第一基板

210   通孔

211   第一焊垫

2110  定位标记

213   凸部

214   凹部

212   第一电性接点

22    第二基板