[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置的布局(layout)，特别地，涉及对光邻近效应的抑制较为有效的技术。

背景技术

在半导体集成电路的制造工艺中，一般地，通过重复进行包括抗蚀剂涂覆、曝光、显影的光刻工序、使用抗蚀剂掩模来执行要素的图案形成的蚀刻工序、抗蚀剂去除工序，在半导体基板上形成集成电路。如果在光刻工序的曝光时，图案尺寸变为曝光波长以下，则由于衍射光的影响造成的光邻近效应，设计时的布局尺寸与半导体基板上的图案尺寸的误差变大。

另外，在半导体集成电路中，晶体管的栅极长度是决定其性能的重要要素。由此，当由于制造工艺而产生了栅极尺寸的偏差时，对半导体集成电路的动作性能会造成较大的影响。

由此，随着微型化的进展，在半导体集成电路的制造工艺中，在对配线等的图案进行绘制、曝光时，对由于光邻近效应而产生的图案尺寸偏差进行修正变为不可少的。作为对光邻近效应进行修正的技术，存在OPC(Optical Proximity effect Correction，光邻近效应修正)。OPC技术在于：根据栅极到与其邻近的其他栅极图案的距离来预测由于光邻近效应造成的栅极长度变化量，对用于形成栅极的光致抗蚀剂的掩模值进行预先修正，以消除所预测出的变化量，从而将曝光后的栅极长度的完成值保持为一定值。

但是，在现有技术中，由于并未对栅极图案进行标准化，栅极长度、栅极间隔在整个芯片中是各不相同的，所以基于OPC的对栅极掩模的修正导致了TAT(Turn Around Time，周转时间)的增加、处理量的增大的问题。

专利文献1：日本特开2000-106419号公报

尽管在诸如专利文献1中使用了天线规则对策用的保护二极管，但是由于二极管单元(cell)通常并未配置栅极，因此没有对栅极长度或栅极间隔的规定。因此，无法限定栅极尺寸。另外，对于二极管单元，由于等离子体的照射对晶体管的栅极或与栅极连接的金属配线充入了电荷而产生ESD(Electro Static Discharge，静电放电)的现象(被称为天线效应)，存在构成用于保护晶体管的二极管的单元。

图14是现有的配置了二极管单元的半导体装置的布局图案的一个示例。在图14中，在标准单元C1中配置有栅极图案G1、G2、G3，二极管单元C2具备顺向相互串联连接的第一二极管A1和第二二极管A2。在第一二极管A1和第二二极管A2之间，设置有连接扩散区域与上层的金属配线的接触点、以及在上层的金属配线上配置的输入连接端子IN。由此，二极管单元C2具有对经过MOS晶体管的栅极氧化膜的充电电流路径进行旁路(bypass)的功能，并且具有用作天线规则对策用的保护二极管单元的功能。

这里，区域R1中并不存在与栅极图案G1、G2、G3的终端部相对置的栅极图案。由此，栅极图案G1、G2、G3的终端部并不具有形状规则性，并且导致了由于光邻近效应所造成的栅极长度的偏差。

发明内容

本发明的目的是提供一种布局，其能够在具有二极管单元的半导体装置中，对于与二极管单元相邻的标准单元，可靠抑制由于光邻近效应所造成的栅极长度的偏差。

根据本发明的一个方式，提供了一种半导体装置，具备：

标准单元，其具有在第一方向上延伸、并且在与所述第一方向正交的第二方向上以相同的间距配置的三个以上的栅极图案；以及

二极管单元，其在所述第一方向上与所述标准单元相邻，

其中，所述标准单元所具有的所述各栅极图案在与所述二极管单元之间的单元边界附近终止，各终端部在所述第一方向上处于彼此相同的位置，并且在所述第二方向上的宽度彼此相同，

所述二极管单元具备：

具有作为二极管的功能的至少一个扩散层；以及

在所述单元边界附近，与所述标准单元所具有的所述各栅极图案的终端部相对置地配置的由栅极图案所形成的多个对置终端部。

根据该方式，标准单元具有以相同间距配置的三个以上的栅极图案，二极管单元在第一方向上与该标准单元相邻。标准单元所具有的栅极图案的单元边界附近的终端部的第一方向的位置和第二方向的宽度彼此相同。此外，除了具有作为二极管的功能的至少一个扩散层之外，二极管单元在单元边界附近具有与标准单元所具有的各栅极图案的终端部相对置地配置的由栅极图案形成的多个对置终端部。由此，对于标准单元的栅极图案的终端部，由于存在二极管单元的由栅极图案形成的对置终端部而可以使其具有形状规则性，因此能够可靠抑制由于光邻近效应而造成的栅极长度的偏差。

(发明效果)