[发明专利]半导体装置及其制造方法

权利要求书

1.一种具有P型阱和N型阱的半导体装置，其中比P型阱和N型阱更深的高杂质浓度区域的杂质浓度为1×10¹⁷cm^-3至1×10¹⁹cm^-3，该装置包括用于分离元件的第一沟道分离部分，该第一沟道分离部分的深度等于或深于高杂质浓度区域。

2.根据权利要求1所述的具有P型阱和N型阱的CMOS结构的半导体装置，其中该装置包括用于分离元件的第二沟道分离部分，第一沟道分离部分处于N型阱和P型阱的边界，第一沟道分离部分的深度深于第二沟道分离部分的深度。

3.根据权利要求1或2所述的半导体装置，其中：该装置包括用于分离元件的第二沟道分离部分；第一沟道分离部分在平面图中布置为至少在P型阱或N型阱中至少在连接到电源电压输出端子的N型区域和NMOS晶体管的N型区域之间或连接到电源电压输出端子的P型区域和PMOS晶体管的P型区域之间，或者以至少环绕连接到电源电压输出端子的N型区域或P型区域的方式布置；并且第一沟道分离部分的深度深于第二沟道分离部分的深度。

4.根据权利要求2所述的半导体装置，其中：在半导体衬底上提供外延层；在外延层的上部提供P型阱和N型阱；在第二沟道分离部分之间的P型阱中提供NMOS晶体管；在第二沟道分离部分之间的N型阱中提供PMOS晶体管。

5.根据权利要求3所述的半导体装置，其中：在半导体衬底上提供外延层；在外延层的上部提供P型阱和N型阱；在第二沟道分离部分之间的P型阱中提供NMOS晶体管；在第二沟道分离部分之间的N型阱中提供PMOS晶体管。

6.根据权利要求4所述的半导体装置，其中半导体衬底是高杂质浓度区域，或者高杂质浓度区域布置在半导体衬底中。

7.根据权利要求5所述的半导体装置，其中半导体衬底是高杂质浓度区域，或者高杂质浓度区域布置在半导体衬底中。

8.根据权利要求4所述的半导体装置，其中从半导体衬底热扩散到外延层的外延层的部分区域是高杂质浓度区域。

9.根据权利要求5所述的半导体装置，其中从半导体衬底热扩散到外延层的外延层的部分区域是高杂质浓度区域。

10.根据权利要求6所述的半导体装置，其中第一沟道分离部分的深度深于到达半导体衬底的区域的深度，或者第一沟道分离部分的深度深于从半导体衬底热扩散的外延层的部分区域的深度。

11.根据权利要求7所述的半导体装置，其中第一沟道分离部分的深度深于到达半导体衬底的区域的深度，或者第一沟道分离部分的深度深于从半导体衬底热扩散的外延层的部分区域的深度。

12.根据权利要求8所述的半导体装置，其中第一沟道分离部分的深度深于到达半导体衬底的区域的深度，或者第一沟道分离部分的深度深于从半导体衬底热扩散的外延层的部分区域的深度。

13.根据权利要求9所述的半导体装置，其中第一沟道分离部分的深度深于到达半导体衬底的区域的深度，或者第一沟道分离部分的深度深于从半导体衬底热扩散的外延层的部分区域的深度。

14.根据权利要求1所述的半导体装置，其中第一沟道分离部分的尖端部分或底表面部分至少到达高杂质浓度区域的上限边界部分。

15.根据权利要求14所述的半导体装置，其中第一沟道分离部分的尖端部分或底表面部分接触高杂质浓度区域或者深入到高杂质浓度区域中0至2μm。

16.根据权利要求1所述的半导体装置，其中高杂质浓度区域的杂质浓度为1×10¹⁸cm^-3至1×10¹⁹cm^-3。

17.根据权利要求1所述的半导体装置，其中高杂质浓度区域的杂质浓度为5×10¹⁸cm^-3至1×10¹⁹cm^-3。

18.根据权利要求1所述的半导体装置，其中杂质是P型杂质或N型杂质。