[发明专利]配线基板及其制造的方法

说明书

本申请是申请日为“2008年9月27日”的、申请号为“200810148840.7”的、发明名称为“配线基板及其制造的方法”的原专利申请的分案申请。

技术领域

本发明涉及配线基板及其制造方法。更具体地说，本发明涉及通过将加强部件设置在配线部件上所形成的配线基板及其制造方法，其中，所述配线部件是通过在支撑部件上形成配线层和绝缘层之后去除支撑部件而形成的。

背景技术

例如，作为制造其上安装有电子元件的配线基板的方法，存在如下已知方法：在支撑部件上形成所需配线层，其中配线层处于能够从支撑部件上剥离的状态，然后将配线层与支撑部件分离，从而形成配线基板。在这种配线基板制造方法中，在形成积层配线层时存在支撑部件。因此，可以可靠地精确形成积层配线层。此外，在形成积层配线层之后去除支撑部件。因此，可以使制成的配线基板尺寸减小并且电气特性提高。

图1A示出了通过这种制造方法制成的配线基板的例子。按如下方式形成图1A所示的配线基板100，即：通过交替层叠配线层102和绝缘层103形成配线部件101，然后在配线部件101的上部形成上电极焊盘107，在配线部件101的下部形成下电极焊盘108。此外，在上电极焊盘107上分别形成焊料凸点110，并且使下电极焊盘108分别从形成在配线部件101的下表面上的阻焊层109露出。

然而，在从配线基板100上完全去除支撑部件之后，基板自身的机械强度不足。结果，当如图1B所示施加外力时，配线基板100容易变形。

因此，如JP-A-2000-323613所公开的，已经提出了以下方法：通过粘接等方法将加强部件106设置在配线部件101上以包围形成有上电极焊盘107的区域，从而增强了配线基板100的机械强度(在图1A中用点划线表示加强部件106)。

在加强部件106堆叠并固定在配线部件101的表面上的上述构造中，配线基板100的整体厚度增加，因而这种构造不符合减小尺寸的要求。此外，当使加强部件106变薄以使配线基板100尺寸减小时，不能获得足够的机械强度(刚硬度)。因此，当施加外力时，配线基板100容易变形。

发明内容

本发明的示例性实施例针对上述缺点以及上面没有描述的缺点。然而，并不要求本发明克服上述缺点，因此，本发明的示例性实施例可能没有克服任何上述问题。

因此，本发明的一个方面提供了一种配线基板及其制造方法，其中，这种配线基板能够实现机械强度的提高，同时能够实现尺寸减小。

根据本发明的一个或多个方面，半导体器件包括：配线基板，其包括配线部件和框架状加强部件，所述配线部件由层叠的配线层和绝缘层形成，所述框架状加强部件中具有开口，其中配线部件设置在所述开口中，并且用粘接部件将开口的内壁与配线部件的外围侧壁粘接；半导体芯片，其安装在所述配线基板上；以及热辐射部件，其设置成覆盖所述配线基板和所述半导体芯片。

根据本发明的一个或多个方面，所述热辐射部件与所述加强部件和所述半导体芯片热连接。

根据本发明的一个或多个方面，所述配线部件的至少一个表面与所述加强部件的至少一个表面处于同一平面内。

根据本发明的一个或多个方面，所述加强部件包括：阶梯部分，在该阶梯部分中，所述加强部件的表面相对于所述配线部件的表面突起。

根据本发明的一个或多个方面，所述加强部件包括：凸缘，其向所述开口的内侧延伸，并且用粘接部件粘接在所述配线部件上。

根据本发明的一个或多个方面，在制造半导体器件的方法中，所述方法包括：(a)形成配线基板；(b)将半导体芯片布置在所述配线基板上；以及(c)设置热辐射部件以便覆盖所述配线基板和所述半导体芯片。步骤(a)包括：(i)通过将配线层与绝缘层层叠在支撑部件上来形成配线部件；(ii)从配线部件上去除支撑部件；(iii)通过粘合剂将配线部件布置在框架状加强部件的开口中；(iv)将加强部件和配线部件安装到模具中；以及(v)通过对粘合剂加热和加压来使所述粘合剂固化。

根据本发明的一个或多个方面，配线基板包括：配线部件，其通过层叠配线层和绝缘层形成；加强部件，其设置在所述配线部件上使得所述加强部件的一个表面从所述配线部件的一个表面露出，所述加强部件具有从中穿过的导通孔；以及连接焊盘，其分别设置在相应一个所述导通孔上使得各个所述连接焊盘的一个表面从所述相应一个导通孔中露出。所述加强部件的所述一个表面与各个所述连接焊盘的所述一个表面齐平。

根据本发明的一个或多个方面，所述加强部件的表面是粗糙化的。