[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

个体芯片指定码设置模块，所述个体芯片指定码设置模块被配置为响应于多个芯片熔丝信号来产生多个个体芯片指定码组，所述多个个体芯片指定码组具有不同的编码值或者所述多个个体芯片指定码组中的至少两个个体芯片指定码组具有相同的编码值；

控制模块，所述控制模块被配置为响应于所述多个芯片熔丝信号和所述多个个体芯片指定码组的最高有效比特来产生多个使能控制信号；以及

个体芯片激活模块，所述个体芯片激活模块被配置为响应于所述多个使能控制信号来将所述多个个体芯片指定码组中除最高有效比特之外的个体芯片指定码与芯片选择地址进行比较，并基于比较结果将多个个体芯片激活信号中的一个使能。

2.如权利要求1所述的半导体装置，其中，

所述个体芯片指定码设置模块被配置为当所述多个芯片熔丝信号中的每个均被使能时，产生具有顺序增大的编码值的所述多个个体芯片指定码组，以及

所述个体芯片指定码设置模块被配置为响应于所述多个芯片熔丝信号中被禁止的芯片熔丝信号来确定具有相同编码值的个体芯片指定码组的数量。

3.如权利要求2所述的半导体装置，其中，

所述多个个体芯片指定码组包括第一个体芯片指定码组至第五个体芯片指定码组，所述多个芯片熔丝信号包括第一芯片熔丝信号至第五芯片熔丝信号，以及

所述个体芯片指定码设置模块在所述第一芯片熔丝信号被禁止时将所述第一个体芯片指定码组初始化，在所述第二芯片熔丝信号被禁止时产生具有与所述第一个体芯片指定码组相同的编码值的所述第二个体芯片指定码组，在所述第三芯片熔丝信号被禁止时产生具有与所述第二个体芯片指定码组相同的编码值的所述第三个体芯片指定码组，在所述第四芯片熔丝信号被禁止时产生具有与所述第三个体芯片指定码组相同的编码值的所述第四个体芯片指定码组，并且在所述第五芯片熔丝信号被禁止时产生具有与所述第四个体芯片指定码组相同的编码值的所述第五个体芯片指定码组。

4.如权利要求3所述的半导体装置，其中，所述个体芯片指定码设置模块包括：

个体芯片指定地址设置单元，所述个体芯片指定地址设置单元被配置为响应于所述第一芯片熔丝信号至所述第五芯片熔丝信号来产生第一指定地址组至第五指定地址组；以及

编码单元，所述编码单元被配置为对所述第一指定地址组至所述第五指定地址组进行编码，并产生所述第一个体芯片指定码组至所述第五个体芯片指定码组。

5.如权利要求4所述的半导体装置，其中，所述个体芯片指定地址设置单元在所述第一芯片熔丝信号至所述第五芯片熔丝信号中的每个均被使能时产生具有不同值的所述第一指定地址组至所述第五指定地址组，在所述第一芯片熔丝信号被禁止时将所述第一指定地址组初始化，在所述第二芯片熔丝信号被禁止时产生具有与所述第一指定地址组相同的编码值的所述第二指定地址组，在所述第三芯片熔丝信号被禁止时产生具有与所述第二指定地址组相同的编码值的所述第三指定地址组，在所述第四芯片熔丝信号被禁止时产生具有与所述第三指定地址组相同的编码值的所述第四指定地址组，在所述第五芯片熔丝信号被禁止时产生具有与所述第四指定地址组相同的编码值的所述第五指定地址组。

6.如权利要求5所述的半导体装置，其中，所述个体芯片指定地址设置单元包括：

第一指定地址组发生部，所述第一指定地址组发生部被配置为响应于所述第一芯片熔丝信号来产生所述第一指定地址组；

第二指定地址组发生部，所述第二指定地址组发生部被配置为响应于所述第二芯片熔丝信号来产生所述第二指定地址组；

第三指定地址组发生部，所述第三指定地址组发生部被配置为响应于所述第三芯片熔丝信号来产生所述第三指定地址组；

第四指定地址组发生部，所述第四指定地址组发生部被配置为响应于所述第四芯片熔丝信号来产生所述第四指定地址组；以及

第五指定地址组发生部，所述第五指定地址组发生部被配置为响应于所述第五芯片熔丝信号来产生所述第五指定地址组。