[发明专利]半导体装置及半导体装置的生产方法

说明书

技术领域

本发明涉及半导体装置及生产半导体装置的方法。

背景技术

已知将两个半导体基板结合在一起以生产高集成度的半导体芯片的技术(例如，见日本专利公开No.2006-66808，以下称专利文件1)。根据专利文件1，结合在一起的两个半导体基板通过保持在其间的隆起彼此电连接。

发明内容

这里公开的是提供一种或多种途径来最小化或消除材料从接触焊盘扩散进入相对基板或相对基板上的接触焊盘的一项或多项发明。

根据本发明的实施例，两个半导体基板的每一个都提供有焊盘，并且两个焊盘通过其彼此直接接触而彼此连接。

本发明的实施例避免了结合的半导体基板因一个焊盘和/或基板相对于另一个焊盘和/或基板的相对位移而使电特性劣化。这样的位移能够引起一个半导体基板上的焊盘与另一个半导体基板上的介电膜进行接触。在此情况下，构成焊盘的金属的离子可以扩散进入介电膜，由此降低了电特性。

本发明的实施例提供半导体装置及其生产方法。

根据本发明实施例的半导体装置包括基板、介电层、焊盘和配线。介电层形成在基板的一侧上。焊盘形成在介电层的凹槽内。配线连接到焊盘。焊盘的至少露出的顶表面的区域由对绝缘层的扩散性低于配线对绝缘层的扩散性的金属材料制造。绝缘层可以形成在另一个基板上，使其与其中包含焊盘的介电层相邻。

根据另一个实施例，半导体装置包括第一半导体基板和第二半导体基板。第一介电膜形成在第一半导体基板的表面上。第一焊盘形成在第一半导体基板上。第二介电膜形成在第二半导体基板的表面上。第二焊盘形成在第二半导体基板上。配线电连接到第二焊盘。第一焊盘和第二焊盘具有露出的接触区域。第一半导体基板和第二半导体基板结合在一起，使第一焊盘的接触区域电连接第二焊盘的接触区域。第二焊盘的至少接触区域由对第一介电膜的扩散性低于配线对第一介电膜的扩散性的金属材料形成。

根据本发明的实施例，生产半导体装置的方法包括形成第一焊盘和第二焊盘。第一焊盘形成在第一半导体基板上的第一介电膜的凹槽内。第二焊盘形成在第二半导体基板上的第二介电膜的凹槽内。该方法包括将第一半导体基板和第二半导体基板结合在一起，使第一焊盘的接触区域接合第二焊盘的接触区域。第二焊盘的至少接触区域由对第一介电膜的扩散性低于配线对第一介电膜的扩散性的金属材料形成。

根据本发明的实施例，能够防止可能在接合时发生的，半导体装置因半导体基板的位移引起的电特性上的劣化。

附图说明

图1A和1B分别是示出关于本发明一实施例的层叠晶片的示意性透视图和示意性截面图；

图2A是图1B中区域IIa的截面图，而图2B和2C是图1B中区域IIa的平面图；

图3是制造由图1所示层叠晶片制造的晶片的方法的示意图；

图4是示出图2A所示实施例的第一修改例的截面图；

图5是示出图2A所示实施例的第二修改例的截面图；

图6是示出图2A所示实施例的第三修改例的截面图；

图7A和7B为分别示出图2B和2C所示实施例的第四修改例的平面图；以及

图8A和8B是示出芯片连接在一起的示例的示意性透视图。

具体实施方式

图1A是示出关于本发明一实施例的层叠晶片1的示意性透视图。

层叠晶片1由结合在一起的第一晶片3A和第二晶片3B组成(在下文，这些晶片简称为“晶片3”，而在某些情况下不加以区别)。层叠晶片1通过切片分成多个芯片(半导体装置5)。

图1B是沿着图1A中的Ib至Ib线剖取的示意性截面图。

第一晶片3A由第一半导体基板7A和层叠在其上的多层组成，该多层为配线层9和层间介电膜11。附带地，图1B没有示出可以构成层间介电膜11的多层之间的分界线。与第一晶片3A类似，第二晶片3B也由第二半导体基板7B和层叠在其上的多层组成，该多层为配线层9和层间介电膜11。在第一晶片3A和第二晶片3B中，多个配线层9通过穿透层间介电膜11的通孔13彼此连接。

附带地，术语“半导体基板7”在下文有时用于表示第一半导体基板7A和第二半导体基板7B二者，而不对其加以区别。

半导体基板7是未加工的晶片(或者狭义上的晶片)，例如由硅形成。配线层9和通孔13例如由铜形成。层间介电膜11由包含硅、氮、氧和碳中的至少一种的任何材料形成。其示例包括氧化硅膜。

晶片3A和3B中的配线层9和通孔13具有阻挡金属21，阻挡金属21防止配线层9和通孔13扩散进入层间介电膜11，见图2A。阻挡金属21例如可以由诸如TiN或TaN的材料形成。