[发明专利]半导体芯片引线框架

说明书

技术领域

本发明涉及半导体封装以及，更特别地，涉及向半导体芯片提供电性互连的引线框架。

背景技术

半导体芯片包含硅制集成电路，该集成电路通常在连接到其它电子器件或电路之前被封装。这样的封装通常使得半导体芯片附着并电连接于引线框架，然后采用塑封材料将芯片和电连接密封。具有多种类型的可用的引线封装，其中一些是引线延伸出塑封材料的侧面，另一些是封装的下表面具有焊点阵列，如已知的四方扁平无引线(QFN)封装。

集成电路变得更加复杂，与此同时，制造具有上述更加复杂的集成电路的大规模芯片成为可能。然而，依然需要具有更多电路但同时不需要更大引线框架的小型封装。

图1表示用于四方扁平无引线(QFN)型封装的传统引线框架10的一个实施例。引线框架10包括接收半导体芯片的标记区域12和设置于标记区域12相对面上的引线14。(一些其它的引线框架的引线围绕标记区域的全部四个侧面)。更特别地，引线框架10具有6个引线，相对的两个侧面上各有3个。标记区域12的面积为1.9mm×2.5mm。从而，标记区域12能够容纳测量面积为1.9mm×1.9mm的正方形芯片。

为小型封装(举例来说，6至8个引线)提供具有更大标记区域的引线框架是有利的。

附图说明

本发明通过实施例阐明，并不限于附图，在附图中，相同的标记表示相似元件。附图中的元件被清楚简要地示出，不需要画出其尺寸。

图1为用于小型QFN封装的传统引线框架的放大顶视图。

图2为根据本发明实施例的用于小型QFN封装的引线框架的实施例的放大顶视图。

图3为图2所示引线框架的顶视图，该引线框架包含附着于引线框架标记区域的半导体芯片以及电连接芯片与引线框架引线的配线。

具体实施方式

本发明集中于向半导体芯片提供电性互连的引线框架。对于本领域技术人员已知常用的引线框架，本发明不再详细描述，以不至于模糊或偏离本发明的教导。例如，此处所描述的半导体芯片可以是任意的半导体材料或材料的组合，例如砷化镓、硅化鍺、绝缘层上硅(SOI)、硅、单晶硅、等及上述材料的组合。

另外，“前部”，“后部”，“顶部”，“底部”，“上面的”，“下面的”及类似的在说明书和权利要求中的术语，即便要用，只是用于描述的目的，不必描述固定不变的相对位置。可以理解，所使用的术语在适当的环境下是可以互换的，使得此处所描述的本发明实施例在除了那些在此处被描述或者相反描述以外的方位能够实施。此外，除非另有规定，术语如“第一”和“第二”被用来区分上述术语所描述的元件。因而，这些术语不必用来暂时或另外优先指出这种元件。

此外，使用“一个”定义的术语可以定义为一个或多于一个。而且，在权利要求中诸如“至少一个”和“一个或多个”的引用短语不应解释为暗示通过不定冠词“一个”的另一权利要求要素将包含如此引起的权利要求要素的任意特定权利要求限于仅包含一种如此要素的发明，即便相同的权利要求包括引用短语“一个或多个”或者“至少一个”和不定冠词“一个”。对定冠词的用法是一样的。

在一个实施例中，本发明提供一个用于提供与半导体芯片的电性互连的引线框架。该引线框架包含一个通常为矩形的具有第一和第二主表面及四个侧面的标记区域。标记区域的大小和形状被设置为可在第一和第二主表面之一上接收半导体芯片。第一行引线设置为毗邻标记区域四个侧面中的第一侧面，第二引线行设置为毗邻标记区域四个侧面中的第二侧面，其中四个侧面中的第二侧面毗邻四个侧面中的第一侧面。标记区域余下的两个侧面没有任何毗邻的引线。

下面参见附图2，其描述根据本发明的用来向半导体芯片提供电性互连的引线框架20的一个实施例。引线框架20包含一个通常为矩形的具有第一和第二主表面及四个侧面的标记区域22。标记区域22的大小和形状被设置为可以在其第一和第二主表面之一上接收半导体芯片。尽管不是必须的，但在本实施例中可以看出，标记区域22是正方形的，尺寸是2.4mm×2.4mm。

引线框架20具有第一引线行24，其设置为毗邻标记区域22四个侧面中的第一侧面，第二引线行26设置为毗邻标记区域22四个侧面中的第二侧面，其中四个侧面中的第二侧面毗邻四个侧面中的第一侧面。标记区域22余下的两个侧面28和30没有任何毗邻的引线。也就是说，为了增加标记区域22的尺寸，本发明提供了在邻近侧面而不是在相对侧面上具有引线的引线框架。在本实施例中，第一和第二侧面具有邻近于其的相同数量的引线，在本实施例中是4个。在其它实施例中，引线框架20可能在毗邻的侧面上具有更少(如3)或更多(如5或6)个引线。