[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置，特别涉及具有低接面电容的半导体装置及其制 造方法。

背景技术

半导体装置使用于大量的电子装置中，例如电脑、手机或其他的装置。 半导体装置包括形成在半导体晶片上的集成电路，其中上述集成电路的形成 方法包括在上述半导体晶片上沉积多种材料薄膜以及图案化上述材料薄膜。 集成电路包括场效应晶体管(field-effect transistor；FET)，例如金属氧化物半 导体(metal oxide semiconductor；MOS)晶体管。

半导体工业的一个目标是持续缩减各个场效应晶体管的尺寸并提高其 速度。绝缘层上硅装置(silicon on insulator(SOI)device)已被发现是能够实现 持续微缩的一个可能办法。绝缘层上硅装置提供许比块晶装置(bulk device) 的更好的优点。详细地说，绝缘层上硅装置相较于块晶装置存有非常低的接 面电容。源极与漏极接面电容几乎完全地被消除掉。当绝缘层上硅中的埋藏 氧化物非常厚时，从埋藏氧化物提高的电容是非常小的。再者，绝缘层上硅 装置并不具有基体接触(body contact)。因此，不像块晶装置，绝缘层上硅装 置没有基体效应(body effect)。由于堆叠的绝缘层硅装置的基体电位未与接地 电位或漏极电位(Vdd)(因为基体电位会提升至与源极的电位相同)连接，因此 其临界电压并不会受到基体效应的影响而被降低。最后，不像块晶装置，绝 缘层上硅装置具有较佳的软性错误抗扰性(soft error immunity)。由于绝缘层 上硅装置的埋藏氧化物会阻挡自晶体管通道的离子化辐射(ionizing radiation)，因此能改善软性错误率。

然而，不同性能的绝缘层上硅装置需要运用庞大的电路设计，而这与块 晶装置有明显的不同。由于绝缘层上硅装置的电性性能是独特的，因此当使 用绝缘层上硅技术时，单元布局与尺寸会非常的不同。因此，将现存的块体 CMOS数据库(bulk CMOS libraries)直接转移至CMOS/SOI工艺是不可能的。 因此，绝缘层上硅技术需要由标准单元(或栅极)、输入/输出单元(input/output cell；I/O)、与RAM及ROM编译器所构成的独立设计套组。此数据库需要记 述每个装置技术的特性。举例来说，对于部分空乏的绝缘层上硅技术，设计 数据库应包括由浮体效应所造成传播延迟变异(propagation-delay variation)。 此装置的临界电压是受随着时间改变的外在变异影响。因此，晶体管在特定 时间的速度是取决于晶体管先前的状态(历史效应)。此历史效应必须记述在 设计数据库中。采用绝缘层上硅技术的缺点是，其附加的设计复杂性与不相 容于块晶装置会导致需要额外的发展费用。再者，绝缘层上硅起始基底是昂 贵的，因而更加提升使用绝缘层上硅技术的困难度。

因此，有需要一种同时拥有块晶装置的费用优势与绝缘层上硅装置的效 能优势的结构及其制造方法。

发明内容

本发明提供一种制造半导体装置的方法，包括：在基底中形成隔离区域 以形成有源区域，其中该有源区域的侧壁被该隔离区域围住；蚀凹该隔离区 域以露出该有源区域的侧壁的第一部分；以间隔物覆盖该有源区域的侧壁的 第一部分；蚀刻该隔离区域以露出该有源区域的侧壁的第二部分，该第二部 分设置在该第一部分的下方；蚀刻该有源区域穿过该侧壁露出的第二部分以 形成横向开口；以及以旋涂式介电质填充该横向开口。

本发明也提供一种制造半导体装置的方法，包括：在基底中形成隔离沟 槽；以介电材料部分地填充该隔离沟槽；以间隔物覆盖该未被填充的隔离沟 槽的侧壁；蚀凹该介电材料以露出该间隔物下方的该隔离沟槽更深的侧壁； 蚀刻该基底穿过该隔离沟槽露出的更深的侧壁以形成横向开口；以及以旋涂 式介电质覆盖该基底，该旋涂式介电质填充该横向开口。

本发明还提供一种半导体装置，包括：第一源极/漏极区域，设置在基底 上，其中该第一源极/漏极区域的至少部分的底表面设置在第一绝缘材料区域 上；第二源极/漏极区域，设置在该基底上，其中该第二源极/漏极区域的至 少部分的底表面设置在第二绝缘材料区域上；第一通道区域，设置在该第一 与第二源极/漏极区域之间；以及中间半导体区域，设置在该第一与第二绝缘 材料区域之间，其中该第一通道区域经由该中间半导体区域而与该基底耦 合。

附图说明