[实用新型]一种半导体多芯片封装堆叠结构

说明书

一、技术领域

本实用新型涉及半导体器件，特别是一种半导体多芯片封装堆叠结构。

二、背景技术

近年来，随着产业的发展，集成电路的封装技术也在不断的提高，其发展方向主要向轻、薄、小的多元化发展，而且对集成度要求却越来越高。传统的封装技术，其封装形式多为单个集成电路封装，在有限的电路板面积上，无法将集成电路的数量及功能有效的提升，且会浪费封装材料，加大封装的成本。后来，直到BGA、CSP封装技术的出现，大大降低了封装尺寸，但它的芯片面积及封装面积的比值仍很低，且BGA封装的成本较高，基于成本考虑的多功能的小的集成电路就不适合BGA的封装。目前，很多的封装堆叠技术的也得到了较好的发展，通过由堆叠带来的封装体积优势保持甚至减小母板的尺寸，高效的堆叠还可以提供灵活性方面的诸多优点，而且由于堆栈中的单个封装层可以在堆叠之前做完整测试，因此可以确保更高的整体封装良品率。

较为常见的是多芯片直接堆叠封装，包括基板、接合剂1、第一芯片2a、第二芯片2b、连接导线3a 3b、塑封体4及管脚6。第一芯片2a通过接合剂1固定与基板上，然后将第二芯片2b通过接合剂焊接于第一芯片2a，多个集成电路的电极通过连接导线3a 3b与管脚6形成电性连接，最后用塑封体4将集成电路包封起来，形成最终的产品。

另一种堆叠封装为通过加载间隔层的堆叠封装，包括基板、接合剂1、第一芯片2a、第二芯片2b、连接导线3a 3b、塑封体4、垫片5及管脚6。第一芯片2a通过接合剂1a置于基板上，然后将垫片通过接合剂1b贴装于第一芯片2a上，再将第二芯片2b通过垫片5、接合剂1c堆叠于上第一芯片2a上，使地第一、二芯片之间形成间距，多个集成电路边缘的电极通过连接导线3a 3b与管脚6形成电性连接，最后用塑封体4将集成电路包封起来，形成最终的产品。

但由于上述堆叠封装在结构上存在的问题，主要是，直接堆叠封装的封堆结构对芯片的尺寸有所要求，即第二芯片需小于第一芯片，且其打线的距离较长，产生的线弧大，封装中易造成产品的不良；其次，芯片直接堆叠其上，在贴片过程中有施加压力，易造成第一芯片碎裂等不良，其信赖性无保证，降低良率及其产品的使用周期。

过加载间隔层的堆叠封装的封装结构必须另外设置间隔层或垫片，制造上较为不便，且增加的封装工序；另外，为了减少材料成本，芯片减薄技术达到了几十微米，这样如果采用增加间隔层的堆叠封装，由于固定不牢靠，在焊线过程中易造成芯片破碎，降低了封装的良率，严重影响了产品的成品率及质量和生产效率。

三、实用新型内容

针对上述情况，为克服现有技术缺陷，本实用新型之目的就是提供一种半导体多芯片封装堆叠结构，可有效解决封装方便、降低生产成本，节省工序，提高封装良率及产品质量的问题，其解决的技术方案是，包括有芯片、引线框、连接导线和基板，第一基板上经第一结合剂层装有第一芯片，第一芯片上经第一连接导线接在伸出塑封体外的第一管脚上，在第一基板上面装有对称的第二基板，第二基板上经第二结合剂层装有第二芯片，第二芯片经第二连接导线接在伸出塑封体外的第二管脚上，由塑封体封装构成一体的半导体封装堆叠结构，本实用新型结构新颖、简单，易生产，使用寿命长，成品率高，成本低，有显著的经济效益。

四、附图说明

附图为本实用新型的剖面结构主视图。

五、具体实施方式

以下结合附图对本实用新型的具体实施方式作详细说明。

由附图所示，本实用新型包括有芯片、连接导线和基板，第一基板5a上经第一结合剂层1a装有第一芯片2a，第一芯片2a上经第一连接导线3a接在伸出塑封体外的第一管脚6a上，在第一基板5a上面装有对称的第二基板5b，第二基板5b上经第二结合剂层1b装有第二芯片2b，第二芯片2b经第二连接导线3b接在伸出塑封体外的第二管脚6b上，由塑封体4封装构成一体的半导体封装堆叠结构。

为了保证使用效果，所说的第一芯片2a小于第二芯片2b，第一芯片上的连接导线为对称的两根，分别与塑封体外的两根对称的第一管脚6a相连接，第二芯片上的连接导线为对称的两根，并分别与塑封体外的两根对称的第二管脚6b相连接；所说的塑封体4可为圆形、椭圆形或多棱形。