[发明专利]MOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种MOS晶体管及其制作方法。

背景技术

随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。因此，在半导体器件向高密度和小尺寸发展的过程中，金属-氧化物-半导体(MOS)器件是主要的驱动力，工作电流和热载流子注入是设计中最为重要的两个参数。

目前MOS晶体管的结构如图1所示，半导体衬底1上依次形成有栅极介电层2、栅极3和金属硅化物层4，刻蚀后的栅极介电层2、栅极3和金属硅化物层4构成栅极结构；所述栅极介电层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层，金属硅化物层4为硅化钨。栅极结构两则的半导体衬底内形成有浅掺杂源漏极延伸区6；栅极结构两侧具有间隙壁(spacer)5，间隙壁5的材料为二氧化硅、氮化硅或者氮氧化硅等；在间隙壁5和栅极结构两侧的半导体衬底1内形成有源漏极6。

传统设计通过控制栅氧化层厚度、控制阈值电压的离子注入、调节器件特征尺寸或者调节源漏极延伸区的离子注入来改善电学参数，进而改善工作电流和崩溃电压。

但是随着半导体器件尺寸的不断减小，采用上述方法对工作电流和崩溃电压的进行改善时，这些参数不容易进行调谐。

发明内容

本发明解决的问题是提供一种MOS晶体管及其制作方法，防止无法对工作电流和崩溃电压进行调节。

本发明提供一种MOS晶体管的制作方法，包括：提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区(LDD)，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。

可选的，形成所述氧化层的方法为热氧化法或快速热退火氧化法。

可选的，所述氧化层的厚度为30埃～200埃，材料为二氧化硅。

可选的，所述离子注入的角度为0度～90度。

可选的，在离子注入之后，进行退火处理。

可选的，所述MOS晶体管的源/漏极延伸区导电类型为n型，注入离子是n型离子。

可选的，所述n型离子为磷离子或砷离子。

可选的，所述MOS晶体管的源/漏极延伸区导电类型为p型，注入离子是p型离子。

可选的，所述p型离子为硼离子。

一种MOS晶体管，包括：带有栅极结构的半导体衬底；包围栅极结构的氧化层；位于栅极结构两侧半导体衬底中的浅掺杂源漏极延伸区；位于栅极结构两侧半导体衬底之上的侧墙；位于栅极结构和侧墙两侧半导体衬底中的源/漏极。

所述氧化层的厚度为30埃～200埃，材料为二氧化硅。

与现有技术相比，本发明具有以下优点：在栅极结构侧壁形成氧化层，可以使得该氧化层下面的沟道中形成一个高阻区(位于栅极氧化侧壁下面的沟道因为侧壁材质的改变而无法有效反型)，进而降低了小尺寸MOS晶体管的短沟道效应，有效增加短沟道区的击穿电压，以及由其引起的结漏电(junctionleakage)，提高器件的性能。但是，用侧壁氧化层提高击穿电压的方法是以牺牲一定的饱和电流为代价的，而且所有类型的器件必然同时受到影响。对于那些需要维持饱和电流的器件，可以在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区以取代原高阻区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度，使得离子可以入射到栅极氧化侧壁的下面；原栅极侧壁氧化层下面的高阻区经离子注入后变成了源漏极的延伸区。

附图说明

图1是现有技术形成的MOS晶体管的示意图；

图2是本发明形成MOS晶体管的具体实施方式流程图；

图3至图6是本发明形成MOS晶体管的实施例示意图。

具体实施方式

本发明形成MOS晶体管的流程如图2所示，执行步骤S101，提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；执行步骤S102，形成包围栅极结构的氧化层；执行步骤S103，以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；执行步骤S104，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。