[发明专利]包括半导体组件的半导体装置及其制造方法

说明书

技术领域

本发明涉及一种含有半导体组件的半导体装置以及制造该半导体装置 的方法。

背景技术

在一些传统类型的半导体装置中，在硅基片的下方设有多个用于外部 连接的柱形电极，比如在日本专利平开No.2000-223518中公开的。这种传 统的半导体装置具有(输入)组件，其中用于外部连接的多个电极设置在 半导体组件的平面区域内，由此所述半导体装置不能应用到这样的场合， 即，要布置的用于外部连接的电极的数量增加而且排列间距小于比如0.5μm 的预定尺寸。

此外，在日本专利申请平开No.2005-216935中，公开了一种采用输出 (Fan-out)结构的半导体装置，其中被称为芯片尺寸封装(CSP)的半导体 组件设置在基板上，基板的平面尺寸大于半导体组件的平面尺寸而且该基 板的几乎所有区域都是半导体组件的外部连接电极的布置区域。在采用这 种输出结构的半导体装置中，外部连接电极的布置区域被加宽，由此即使 在要布置的外部连接电极的数量很大的情况下，也能够获得足够的排列间 距。

在这种传统的半导体装置中，存在几个严重的问题，即必须要有用于 安装半导体组件的基板，而且这种基板增加了整个装置的厚度。

发明内容

本发明的一个目的是提供一种半导体装置，其中外部连接电极的布置 区域大于半导体组件的平面尺寸，但是其可以变薄，并提供一种制造所述 半导体装置的方法。

按照本发明的一方面，提供的半导体装置包括：

半导体组件，其具有半导体基片和多个设置在半导体基片下方的外部 连接电极；

设置在半导体组件下方并围绕半导体组件的下层绝缘膜；

多个下层线路，其设置在下层绝缘膜下方并电连接到半导体组件的外 部连接电极；

围绕半导体组件设置并位于下层绝缘膜上的绝缘层；

框架状绝缘基片，其被埋在绝缘层上表面内并围绕半导体组件设置； 和

多个设置在所述绝缘基片上的上层线路，

其中上面要安装半导体组件和绝缘层的基板被除去。

此外，按照本发明另一方面，提供一种半导体装置的制造方法，包括 下列步骤：

在基板上形成下层绝缘膜；

将多个半导体组件固定到下层绝缘膜上，其中所述半导体组件均具有 半导体基片和多个设置在半导体基片下方的外部连接电极；

在下层绝缘膜上围绕半导体组件形成绝缘层，并将框架状绝缘基片埋 在绝缘层的上表面内；

去除基板；

连接下层线路与位于下层绝缘膜下方的半导体组件的外部连接电极； 和

切割半导体组件之间的下层绝缘膜、绝缘层和绝缘基片以获得多个半 导体装置，

在绝缘基片上形成上层线路。

按照本发明，外部连接电极的布置区域大于半导体组件的平面尺寸， 另外，没有设置基板，从而半导体装置能够变薄。

附图说明

图1是按照本发明第一实施例的半导体装置的截面图；

图2是按照图1所示半导体的制造方法的实施例之一，组件在初始步 骤的截面图；

图3是继图2之后的步骤中所述组件的截面图；

图4是继图3之后的步骤中所述组件的截面图；

图5是继图4之后的步骤中所述组件的截面图；

图6是继图5之后的步骤中所述组件的截面图；。

图7是继图6之后的步骤中所述组件的截面图；

图8是继图7之后的步骤中所述组件的截面图；

图9是继图8之后的步骤中所述组件的截面图；

图10是继图9之后的步骤中所述组件的截面图；

图11是组件的截面图，用于解释图1所示半导体装置的另一制造方法 的预定步骤；

图12是按照本发明的第二实施例的半导体装置的截面图；

图13是按照本发明的第三实施例的半导体装置的截面图；

图14是按照图13所示半导体装置的制造方法的实施例之一，组件在 初始步骤的截面图；

图15是继图14之后的步骤中所述组件的截面图；

图16是继图15之后的步骤中所述组件的截面图；

图17是继图16之后的步骤中所述组件的截面图；