[发明专利]研磨用组合物及半导体集成电路装置的制造方法

说明书

技术领域

本发明涉及在半导体集成电路装置的制造工序中使用的化学机械研磨用组合物及半导体集成电路装置的制造方法。更具体而言，本发明涉及适合用于形成例如使用铜金属作为布线材料、使用钽系金属作为阻挡层材料的埋设金属布线的化学机械研磨用组合物及使用该组合物的半导体集成电路装置的制造方法。

背景技术

近年来，伴随半导体集成电路装置的高集成化和高功能化，在半导体集成电路装置的制造工序中，正在进行用于微细化和高密度化的微细加工技术开发。特别是在多层布线形成工序中，层间绝缘膜和埋设布线的平坦化技术是很重要的。

作为布线材料，着眼于低电阻率且电迁移耐性优良的铜。铜布线的形成使用以下嵌入法(Damascene)：在绝缘层中形成布线图案等的沟部，并形成防止铜扩散的阻挡层后，通过溅射法或镀敷法以埋入沟部的方式形成铜层，并通过化学机械研磨法(CMP：Chemical MechanicalPolishing，以下称为CMP)将多余的铜层和多余的阻挡层除去，直到露出沟部以外的绝缘层表面，从而将表面平坦化，由此形成埋设金属布线。作为阻挡层，使用包含钽、钽合金或氮化钽等钽化合物的钽系阻挡层。

在这样的埋设铜布线的形成中，在埋设布线部分以外，需要利用CMP将除去多余的铜层后露出的阻挡层除去。但是，作为阻挡层使用的钽或钽化合物在化学上稳定因而难以进行蚀刻，另外硬度比铜高，因此多数情况下相对于铜不能得到充分的研磨速度。因此，提出了包括除去多余金属布线层的第一研磨工序和除去多余阻挡层的第二研磨工序的两步研磨法。

利用图1和图2说明通过CMP形成埋设金属布线的方法。本图中例示的是使用包含二氧化硅等绝缘材料的覆盖层5的情况，但是，也有不使用覆盖层的情况，该情况也同样。

图1(a)是首先在衬底1上形成的绝缘层2和覆盖层5中形成用于形成埋设布线6的沟，然后依次形成阻挡层3和金属布线层4的研磨前的剖视图。图1(b)是进行除去金属布线层4的多余部分的第一研磨工序后的剖视图。第一研磨工序结束后，产生图1(b)中箭头所示的称为凹陷(dishing)7的金属布线层的损耗和图2中箭头8所示的称为磨蚀(erosion)8的绝缘层的损耗。这样的凹陷、磨蚀、划痕成为半导体集成电路装置的布线电阻增加或电迁移的原因，从而使器件的可靠性下降。

凹陷7如图1(b)及图2的符号7所示，是指金属布线层4被过度研磨后布线部的中央部的凹陷或凹陷量。磨蚀如图2中箭头8所示，是指研磨在布线部中布线宽度细的部分或高布线密度的部分进行得比无布线图案的绝缘层部分(Global部)、布线宽度宽的部分或低布线密度的部分快，从而使绝缘层2相对于Global部被过度研磨而产生的凹陷或凹陷量。另外，图2中省略了阻挡层3。

然后，通过进行第二研磨工序，将不需要的阻挡层和覆盖层5研磨除去，并且将第一研磨工序中产生的凹陷或磨蚀除去，进行研磨。图1(c)是第二研磨工序中途的剖视图，除去多余铜层后露出的阻挡层被除去，但是残留凹陷7。图1(d)的剖视图是理想地进行第二研磨工序时的研磨后的剖视图，金属布线层和绝缘层被精加工为对齐为同一表面的平坦面。另外，图1中除去了全部覆盖层5，但是也可以不必全部除去。

第二研磨中，需要从金属布线层上具有凹陷的状态研磨至金属布线层和绝缘层对齐为同一表面的平坦面。因此，第二研磨工序中使用的研磨用组合物，对金属布线层的研磨速度需要比对阻挡层及二氧化硅、低介电常数膜等的绝缘层的研磨速度小，并且它们的研磨速度的比需要在所需范围内，即具有“选择性”。

但是，CMP中，在通过研磨进行平坦化时，已知要解决以下课题：布线部分被切削至低于平坦面的称为凹陷的现象；和伴随金属布线的细密化将相邻的多个布线连同绝缘材料等周围材料一同切削的称为磨蚀的现象等。对于凹陷和磨蚀，以往提出了多个解决方案，但是，这些方案还没有充分令人满意。

例如，专利文献1中记载了：在第二研磨工序中，为了抑制凹陷或磨蚀的产生并且得到上述阻挡层：金属布线层：绝缘层的研磨速度比，在研磨用组合物中添加包含以苯并三唑(以下称为BTA)为代表的三唑化合物的保护膜形成剂。

另外，专利文献2中记载了：使用煅制二氧化硅作为磨粒，使用5-氨基-1H-四唑、鸟嘌呤或3-巯基-1，2，4-三唑作为研磨速度调节剂，并且利用硝酸、硫酸、磷酸等无机酸、或甲酸、乙酸、草酸、丙二酸、琥珀酸和苯甲酸等有机酸将pH调节至1～8，由此对阻挡层进行选择研磨的研磨用组合物。