[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种具有薄膜化了的半导体衬底的半导体装置以及其制造方 法。详细地说，本发明涉及一种具有贯穿薄膜化了的半导体衬底的布线的半导 体装置以及其制造方法。

背景技术

在今天的社会生活中，在各种各样的场合，进行着利用计算机网络的信息 处理，离可以享受其方便性的无所不在社会(ubiquitous society)越来越近。 “无所不在”来自拉丁语，其意思为“普遍存在”，其作为可以随时随地将利 用计算机的信息处理自然融于生活环境中而不需要意识到计算机的存在的意 思使用。

实际上，可以通过分类为手机的便携式电子设备而利用作为通讯手段的电 话、电视广播，并且可以通过利用如IC标签、IC卡那样的安装有半导体芯片 的纸片状或者卡片状的媒体来代替条形码、磁卡进行识别。

为了将形成有集成电路的半导体芯片(以下，也称为“IC芯片”或者“LSI 芯片”等)自然组入在人的生活空间存在的各种各样的物品中，需要使半导体 芯片实现薄膜化。例如，已知如下IC芯片：为了将包括天线线圈、电容器等 的IC标签嵌入于纸等附着体(adherend)中而使用，使其厚度薄膜化为3μm 至15μm(参照专利文件1)。

此外，由于半导体制造技术的进步，大规模集成电路(LSI：Large Scale Integration)的高集成化的进展，而对于在一个硅芯片上集成多个功能的系 统LSI的要求增高。近年来，研究开发出层叠多个LSI芯片的三维LSI，以对 应系统的高功能化、复杂化。三维LSI在一个封装容器内安装多个LSI，所以 也称为多芯片封装(Multi Chip Package)。作为MCP的实例，有堆积而安装 快闪存储器和静态随机存取存储器的叠层MCP等。

作为叠层MCP，已知堆积多个LSI芯片且利用引线键合进行连接的叠层MCP (例如，参照专利文件2、3)。此外，作为堆积多个硅芯片且使它们彼此联结 的结构，已知形成垂直彼此连接体(贯穿电极)且层叠多个LSI芯片的叠层MCP (例如，参照专利文件4)。

[专利文件1]日本专利申请公开2002-049901号公报

[专利文件2]日本专利申请公开Hei11-204720号公报

[专利文件3]日本专利申请公开2005-228930号公报

[专利文件4]日本专利申请公开Hei11-261001号公报

为了使半导体芯片薄膜化，已经使用如下技术：通过对形成有集成电路的 硅薄片的背面进行化学机械研磨(CMP：Chemical Mechanical Polishing)处 理来使薄片薄层化。

在IC芯片的薄膜化中，理想的是，只留下当IC芯片的各元件工作时需要 的厚度，即可。

此外，在MCP中，在对形成有LSI的硅薄片的背面进行CMP处理来使薄片 薄层化之后，将它们堆积为多层。从而，为了在与现有同等尺寸内层叠多个LSI 芯片，需要将硅薄片的厚度减薄到相应的程度。在LSI芯片的薄型化中，理想 的是，只留下当LSI芯片的各元件工作时需要的厚度，即可。

然而，CMP是在使研磨剂流过的同时将薄片按在研磨布上而进行加工的技 术，所以虽然可以通过CMP处理将薄片的厚度加工为10μm左右，但是利用该 技术将如12英寸薄片那样的大口径薄片薄层化为不足1μm的厚度是困难的。

发明内容

于是，本发明的目的之一在于提供一种可以将IC芯片、LSI芯片等半导体 芯片更薄型化的技术。

此外，本发明的目的之一在于提供一种在以MCP为典型的三维半导体集成 电路中通过将LSI芯片更薄型化且层叠而可以提高集成密度的技术。

本发明之一的要点在于：通过从其表面设置有元件形成层且嵌入有电连接 到元件形成层的第一布线的半导体衬底的背面一侧照射离子来形成脆弱层；通 过沿着脆弱层分离半导体衬底的一部分来形成具有元件形成层以及第一布线 的半导体衬底，同时使第一布线的一部分露出；层叠具有元件形成层以及第一 布线的半导体衬底和设置有第二布线的衬底；使元件形成层和第二布线电连 接。

本发明之一的要点在于一种半导体装置，包括：其表面设置有元件形成层 的第一半导体衬底；电连接到元件形成层且贯穿第一半导体衬底的第一布线； 设置在第二衬底中的第二布线，其中第一布线和第二布线电连接。