[发明专利]芯片封装结构

说明书

技术领域

本发明是关于一种芯片封装结构；特别是一种应用堆叠封装(Package ONPackage，POP)技术的芯片封装结构。 

背景技术

在各项电子产品的尺寸愈渐微型化的趋势下，各项电子产品的内部空间愈趋减少。因此，各家厂商无不致力于压缩电子产品内部元件的尺寸。如何在更小的空间内设置更多芯片，已成为增加电子产品积集度的一项重要课题。堆叠封装(Packageon Package，PoP)技术是在芯片封装结构中叠置多个芯片，以在相同的面积下封装设置多个芯片。借助此种堆叠封装技术，芯片封装结构仅以微幅增加厚度，便能明显减缩多个芯片所占据的面积。因此，堆叠封装技术逐渐广泛应用于各项电子产品中。 

然而，于芯片封装结构中封装多个芯片，势必造成单一芯片封装结构用于连接其它如印刷电路板(Printed Circuit Board，PCB)的电子元件的接脚数目大幅增加。因此，如图1所示的已知芯片封装结构1，便同时应用了将多个导电球15直接设置于基板101的表面上的球栅阵列(Ball Grid Array，BGA)封装技术，以提升用于电性连接的接脚(亦即导电球)数目。 

已知的芯片封装结构1包含单一基板101、第一芯片111、第二芯片112、多个导电球15、第一导线部分121、第二导线部分122、第一粘合层131、第二粘合层132、塑料层141及外部塑料层144。第一芯片111的第一接合面111a部分利用第一粘合层131黏合于基板101的第二表面101b，并利用第一导线部分121穿过基板101的贯穿孔101c，以电性连接至基板101的第一表面101a。塑料层141形成于贯穿孔101c中，并覆盖部分基板101的第一表面101a，以保护第一导线部分121与利于封装制程。第二芯片112的第二相对面112b利用第二粘合层132粘合于第一芯片的第一相对面111b。第二芯片112的第二接合面112a利用第二导线部分122电性连接至基板101的第二表面101b。最后，以外部塑料层144包覆上述 结构。 

多个导电球15必须避开贯穿孔101c及塑料层141，仅能布置于基板101的第一表面101a的剩余部分。为封装多个芯片，基板101开设了贯穿孔101c，使第一导线部分121穿过贯穿孔101以电性连接第一芯片111与基板101，避开用于电性连接第二芯片112与基板101的第二导线部分122。因此，多个导电球15无法布及基板101完整的第一表面101a，相应地缩减了多个导电球15的数目上限。 

综上所述，现今用于球栅阵列封装的堆叠封装技术，并无法符合有效增加导电球数目以增加接脚数目的需求。有鉴于此，提供一种可封装多个芯片且可大幅增加导电球数目的芯片封装结构，为此业界亟待解决的问题。 

发明内容

本发明的一个目的在于提供一种包含有多个芯片的芯片封装结构，达到同时封装多个芯片，且用以设置多个导电球的基板的表面不需开设贯穿孔等效益，以合乎在一定面积下提升芯片封装结构接脚数目与叠置更多芯片的趋势。 

为达上述目的，本发明的芯片封装结构包含第一基板、第二基板及多个芯片。利用此第一基板及第二基板，进行多个芯片的堆叠封装(Package on Package，PoP)，将多个芯片其中之一接合于第一基板上，并通过第一基板的贯穿孔电性连接第一基板；而多个芯片的其它芯片则接合于其它位置，以与第一基板及第二基板电性连接。从而，第二基板便不需开设用于电性连接芯片的贯穿孔，而得以保持完整表面，令导电球适可布满上述完整表面，而不需避开如先前技术所述的贯穿孔。 

附图说明

为让本发明的上述目的、技术特征、和优点能更明显易懂，下文将配合附图对本发明的较佳实施例进行详细说明，其中： 

图1是已知应用堆叠封装技术的芯片封装结构剖面示意图； 

图2是本发明芯片封装结构第一实施例剖面示意图； 

图3是本发明芯片封装结构第二实施例剖面示意图； 

图4是本发明芯片封装结构第三实施例剖面示意图； 

图5是本发明芯片封装结构第四实施例剖面示意图；以及 

图6A至图6H是本发明芯片封装结构部分制造流程剖面示意图。 

具体实施方式