[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及能避免由于芯片尺寸的小型化而导致的电极连接不良、并提高可靠性的半导体装置。

背景技术

为了实现半导体装置的小型化、薄型化，采用以下的倒装式安装技术，即、在半导体芯片的一主面侧设置突起电极，将其与安装衬底侧的导电图案等连接。

参照图9，以构成MOSFET的半导体芯片50为例对现有的可以进行倒装式安装类型的半导体装置进行说明。图9(A)是半导体芯片的平面图，图9(B)是将图9(A)的半导体芯片50倒装式安装在安装衬底的侧面的概要图。

虽然省略了元件区域的详细图示，但是，在作为漏极区域的半导体衬底51上设置有如虚线所示的沟道区域、源极区域等元件区域52，并设有多晶硅等导电材料构成的栅极电极(未图示)。另外，在衬底表面通过溅镀例如铝(Al)等金属，设有与源极区域、漏极区域及栅极电极分别连接的源极电极、漏极电极、栅极焊盘电极(均未图示)。

源极突起电极111与源极电极接触，栅极突起电极112及漏极突起电极113分别与栅极焊盘电极(未图示)及漏极电极114连接。

这样，通过在衬底表面设置连接元件区域的突起电极，可以将该芯片进行倒装式安装。

安装衬底例如是印刷电路板55，在其表面以所希望的图案设有导电路56。各个突起电极111、112、113与导电路56固定在一起，而使半导体芯片56安装到印刷电路板55上。

专利文献1：日本特开2002-368218号公报。

在采用如上所述的突起电极的结构中，为了容易安装、且得到充分的可靠性，一般确保大的突起(球)直径。

但是，随着芯片缩小的进一步发展，就存在芯片上的突起电极的占有面积变大的问题。例如，由于工艺的微细化的进步，配置有晶体管单元的元件区域可以进一步缩小，有助于芯片的小型化。但是，在芯片上设置的多个突起电极需要以规定的距离隔开，因此，在突起直径例如为300μm左右的情况下，由于芯片尺寸由此被限定，就存在不能进一步小型化的问题。

另一方面，当突起电极的突起直径变小时，就不能充分确保与安装芯片(倒装式安装)的安装衬底(例如印刷电路板)侧的接触面积。因此，会存在例如由于携带式终端器掉落等的来自外部的冲击而使粘接部分(半导体芯片50与各突起电极111～113或者各突起电极111～113与印刷电路板55)容易剥离、产生接触不良等问题。

另外，作为必要的元件区域即使可以缩小，但由于突起电极而确保大的芯片尺寸的状况也使晶片收获率降低。即、不仅是特性上的问题，也会有不能降低成本的问题。

发明内容

本发明是鉴于上述课题而提出的，在本发明的第一方面具有：半导体芯片，其形成有所希望的元件，在一主面侧设置有突起电极；外部连接衬底，其设置在该半导体芯片的所述一主面侧，所述外部连接衬底具有：绝缘性膜，其比所述半导体芯片大；外部连接电极，其覆盖自所述半导体芯片伸出的所述绝缘性膜的端部而设置，并与所述突起电极连接；所述半导体芯片与所述外部连接衬底通过在它们之间填充的绝缘性粘接材料而被一体地固定。

根据本实施方式，第一，即使在使突起电极的突起直径变小的情况下，也可以使半导体芯片与安装衬底的粘接性良好。即、利用外部连接电极覆盖比半导体芯片大的绝缘性膜的端部，通过将该膜粘接在芯片上，可以得到自芯片端部伸出的外部连接电极。外部连接电极与突起电极利用填充在膜与芯片之间的绝缘性粘接材料以充分的强度被粘接。利用该结构，在安装时，可以将焊锡突出焊接在伸出的外部连接电极的表面，可以提高安装衬底与半导体芯片的粘接强度。

因此，使突起电极的突起直径变小而实现芯片缩小的结构的同时，例如，即使在施加来自外部的冲击的情况下，也可以避免由于半导体芯片与安装衬底的剥离而产生的接触不良，可以提高可靠性。

第二，利用芯片的小型化实现成本的降低。在如现有的突起直径大的情况下，即使利用工艺的微细化也可以使配置有晶体管的元件区域变小，也存在芯片尺寸不能缩小的问题。但是，根据本实施方式，在为使突起直径变小、芯片尺寸小型化的结构的同时，可以避免半导体芯片与安装衬底的剥离。例如，在维持与现在相同的特性的情况下，由于可以将芯片尺寸降低大约10％，由此可以提高晶片的收获率。