[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明有关于一种半导体元件，特别有关于一种金属氧化物半导体(metal-oxide-semiconductor，MOS)元件，又特别有关于一种高压MOS元件的结构及其制造方法。

背景技术

高压金属氧化物半导体(high-voltage metal-oxide-semiconductor，HVMOS)元件广泛地应用于例如中央处理器电源供应器(CPU power supply)、电源管理系统(power management)、交流/直流转换器(AC/DC converter)等许多电子元件中。HVMOS元件具有多种类型。横向扩散MOS元件(lateral diffused MOS，LDMOS)为最常用的HVMOS元件。LDMOS元件典型地包括漏极区和包围漏极区的横向扩散漏极区。横向扩散漏极区典型地具有比漏极区低的掺杂浓度，因此具有高崩溃电场。

图1显示公知的横向扩散p型MOS元件(lateral diffused PMOS，LDPMOS)2，其包括栅极氧化层10、位于栅极氧化层10上的栅极12、位于低压p型阱(low-voltage p-well，LVPW)区4中的漏极区6以及位于低压n型阱(low-voltage n-well，LVNW)区7中的源极区8。浅沟槽隔离(shallow trenchisolation，STI)区14隔开漏极区6和栅极12，所以可外加高的漏极对栅极的电压(drain-to-gate voltage)。LDPMOS元件2可被绝缘环状物(isolation ring)包围，其包括LVNW区7和16，以及对应的拾取区(pickup region)18。为了绝缘的目的，n型深阱(deep n-well，DNW)区20典型地在LVPW区4以及LVNW区7和16的下方形成。

典型地，绝缘环状物施加0V的电压。因此，当漏极区6施加高电压时，漏极区6和LVNW区16之间施加相同的高电压。在介于LVPW区4、LVNW区16和DNW区20之间的界面的区域22中会产生高电场。高电场的产生会导致LDPMOS元件2的击穿电压(breakdown voltage)下降。如图1所示，LDPMOS元件典型地可在高约12V的高电压下操作而不会击穿。然而，LDPMOS元件经常被要求在16V或更高的电压下操作。因此，需要改善LDPMOS元件的结构。

发明内容

鉴于上述现有技术的不足，提出本发明。

本发明提供一种半导体结构，包括基板；第一阱区，位于上述基板上，上述第一阱区具有第一导电类型；第二阱区，位于上述基板上，且横向相邻于上述第一阱区，上述第二阱区具有相反于上述第一导电类型的第二导电类型；第三阱区，相邻于上述第一阱区，上述第三阱区具有上述第二导电类型，其中上述第二阱区和上述第三阱区彼此隔开；第一深阱区，位于至少一部分的上述第一阱区和上述第二阱区的下方，上述第一深阱区具有上述第二导电类型；第二深阱区，位于上述第三阱区的下方，上述第二深阱区具有上述第二导电类型，其中上述第二深阱区包围至少一部分的上述第三阱区的侧壁和底部，且其中上述第一深阱区和上述第二深阱区被间隙隔开；绝缘区，位于一部分上述第一阱区中，从上述第一阱区的顶面延伸至上述第一阱区中；栅极介电质，从上述第一阱区的上方延伸至上述第二阱区的上方，其中一部分上述栅极介电质位于上述绝缘区的上方；栅极，位于上述栅极介电质上。

如上所述的半导体结构，其中该第一导电类型为p型，且该第二导电类型为n型。

如上所述的半导体结构，其中该第一导电类型为n型，且该第二导电类型为p型。

如上所述的半导体结构，其中位于该间隙中的该第二导电类型杂质的第一杂质浓度低于位于该第一深阱区和该第二深阱区中的该第二导电类型杂质的第二杂质浓度。

如上所述的半导体结构，其中该第一杂质浓度小于该第二杂质浓度超过一个数量级。

如上所述的半导体结构，其中该第一阱区、该第二阱区和该第三阱区之中每一个都为连续阱区，其具有实质上均匀的杂质浓度。

如上所述的半导体结构，还包括第四阱区，位于该第一阱区和该第三阱区之间，该第四阱区具有该第一导电类型，其中该第四阱区与该第一阱区和该第三阱区隔开。

如上所述的半导体结构，其中该第四阱区与该第二深阱区相邻。

如上所述的半导体结构，其中该第四阱区与该第二深阱区隔开。

如上所述的半导体结构，其中该第一阱区和该第二阱区为高压阱区。