[发明专利]半导体集成电路

说明书

相关申请的交叉引用

本申请要求2006年8月11日提交的日本专利申请No.2006-219370和2007年2月9日提交的日本专利申请No.2007-30263的优先权，据此将其内容通过参考引入本申请。

技术领域

本发明是关于半导体集成电路的发明，并且特别地涉及设置有熔丝(fuse)的半导体集成电路。

背景技术

通过在半导体集成电路中形成熔丝，使熔丝被切断，调整电阻值，并且执行援救(relief)处理，例如将缺陷元件更换为正常元件。而且一般地将从外部通过激光束照射切断的激光熔丝用作常规用于援救处理的熔丝。

然而，因为从外部实行激光照射并且实行熔丝切断，所以激光熔丝不能在模制之后执行援救处理。因为使用存储器或SOC(片上系统)和SIP(系统封装)中实现的高容量的存储空间，所以为了提高早期的产量，在模制之后需要援救处理。然而，因为从外部的激光照射对激光熔丝进行切断，所以援救处理仅能够对裸晶片执行。

对于半导体集成电路，使用这样一种电熔丝(自然是在晶片上)：它传送电流并且被切断，而且即使就地或在模制之后也可援救。因为它通过从外部实行激光照射进行切断，所以激光熔丝要求微调专用设备和援救处理步骤。然而，因为它能在紧接使用电熔丝的电路测试器进行测试之后微调，所以它不再需要微调设备或援救处理步骤。这种电熔丝在专利文献1或专利文献2中作了描述。

[专利文献1]日本未审专利公开No.2005-39220

[专利文献2]日本未审专利公开No.2005-57186

发明内容

当将电熔丝用于半导体集成电路时，必须使得包括电熔丝的援救电路的面积尽可能最小化。为了产生特别使电熔丝被切断所需要的电流，需要电源电路。为了使这个电源电路的面积尽可能最小化，必须使切断所需要的电流最小化。

当电熔丝被切断时，有这样一个问题：从切断部分发生断裂，或切断部分的布线材料扩散，污染周围，并且降低半导体集成电路的可靠性。

于是，本发明旨在提供能利用电熔丝执行可靠援救处理的半导体集成电路。

关于本发明的解决手段包括熔丝布线，由超过预定电流值通过而切断；第一电极焊盘，与熔丝布线的一侧连接；第二电极焊盘，与熔丝布线的另一侧连接；污染控制层，经由绝缘层在熔丝布线的上层和下层中形成；一对第一通孔布线，在熔丝布线的侧面经由绝缘层而形成，与污染控制层连接，并且包围熔丝布线；和一对第二通孔布线，关于熔丝布线在第一通孔布线的外侧中形成，使得可以包围第一通孔布线。

本发明描述的半导体集成电路设置有一对第一通孔布线，它与污染控制层连接，并且包围熔丝布线；和一对第二通孔布线，形成为可以包围第一通孔布线。当电熔丝被切断时，它防止切断部分的布线材料扩散和污染周围，并且具有提高半导体集成电路的可靠性的效果。在本发明所述的半导体集成电路中，因为通过安排污染控制层能抑制熔丝切断时对熔丝布线上的上下层的影响，所以能对所关注的上下层进行布线，并且达到芯片尺寸的减小。

附图说明

图1是说明用于半导体集成电路的电熔丝的惯用法的方框图；

图2是关于本发明的实施例1的电熔丝的透视图；

图3是关于本发明的实施例1的半导体集成电路的横截面图；

图4是关于本发明的实施例1的电熔丝的SEM照相；

图5是其中安排有关于本发明的实施例1的多个电熔丝的SEM照相；

图6是关于本发明的实施例2的电熔丝的SEM照相；

图7是关于本发明的实施例2的电熔丝的部分SEM照相；

图8是关于本发明的实施例2的电熔丝的平面图；

图9和图10是关于本发明的实施例2的电熔丝的横截面图；

图11和图12是说明关于本发明的实施例2的电熔丝的断裂扩展防止层与断裂之间关系的绘图；

图13至图15是说明关于本发明的实施例2的电熔丝的污染控制层与熔丝布线之间距离的绘图；

图16至图18是表示关于本发明的实施例2的电熔丝的切断处理之前和之后的熔断电流的绘图；以及

图19和图20是关于本发明的实施例3的电熔丝的横截面图。

具体实施方式

(实施例1)